[发明专利]一种实现异构混合内存的方法、BMC、装置及存储介质

说明书

本发明公开了一种实现异构混合内存的方法，应用于计算机系统中的BMC，包括：在计算机系统完成上电操作后，引导BIOS进行QPI启动；在BIOS完成QPI启动后控制计算机系统中的CPU访问该计算机系统中的NVM的通道连通；控制计算机系统中的DRAM与NVM之间的内存信息交互，并引导BIOS完成剩余启动流程，控制计算机系统完成启动。本申请实现了计算机系统在上电后组合异构混合内存，并控制异构混合内存所在的计算机系统完成启动。本发明还公开了一种实现异构混合内存的BMC、装置及计算机可读存储介质，与上述实现方法具有相同的有益效果。

技术领域

本发明涉及存储技术领域，特别是涉及一种实现异构混合内存的方法、BMC、装置及计算机可读存储介质。

背景技术

随着存储技术的发展，一种新型存储介质NVM(Non-Volatile Memory，非易失性存储器)逐渐被广泛应用。NVM具有按位存取能力、断电后数据不丢失、存储密度大、静态功耗低、动态功耗高及可扩展性强等优点。但是，NVM的写延迟比目前常用的DRAM(DynamicRandom Access Memory，动态随机存取存储器)慢一个或几个数量级，其写入次数还受限制，所以，为了满足计算机系统的实时性需求，将DRAM和NVM一起连接在系统总线上组合成异构混合内存，异构混合内存组合的关键是如何进行DRAM和NVM之间的通信，从而传递各自所需的内存信息，并且需要考虑如何控制异构混合内存所在的系统完成启动。

因此，如何提供一种解决上述技术问题的方案是本领域的技术人员目前需要解决的问题。

发明内容

本发明的目的是提供一种实现异构混合内存的方法、BMC、装置及计算机可读存储介质，实现了在系统上电后组合异构混合内存，并控制异构混合内存所在的系统完成启动。

为解决上述技术问题，本发明提供了一种实现异构混合内存的方法，应用于计算机系统中的基板管理控制器BMC，包括：

在所述计算机系统完成上电操作后，引导基本输入输出系统BIOS进行快速通道互联QPI启动；

在所述BIOS完成QPI启动后控制所述计算机系统中的CPU访问该计算机系统中的非易失性存储器NVM的通道连通；

控制所述计算机系统中的动态随机存取存储器DRAM与所述NVM之间的内存信息交互，并引导所述BIOS完成剩余启动流程，控制所述计算机系统完成启动。

优选地，所述控制所述计算机系统中的CPU访问该计算机系统中的非易失性存储器NVM的通道连通的过程具体为：

分别配置所述计算机系统中的第一现场可编程逻辑门阵列FPGA和挂载NVM的第二FPGA；

控制所述计算机系统中的CPU与第一FPGA之间的访问通道连通，并控制所述第一FPGA与所述第二FPGA之间的访问通道连通，以便于所述CPU依次通过所述第一FPGA和所述第二FPGA访问所述NVM。

优选地，所述内存信息包括内存容量及内存地址。

优选地，所述控制所述计算机系统中的动态随机存取存储器DRAM与所述NVM之间的内存信息交互的过程具体为：

从所述CPU中获取该计算机系统中DRAM的内存信息，并将所述DRAM的内存信息发送至所述第二FPGA；

从所述第二FPGA中获取所述第二FPGA根据所述DRAM的内存信息及所述DRAM和所述NVM的拼接顺序相应地确定的NVM的内存信息；

将确定的NVM的内存信息发送至所述BIOS，完成所述DRAM与所述NVM之间的内存信息的交互。

优选地，所述分别配置所述计算机系统中的第一现场可编程逻辑门阵列FPGA和挂载NVM的第二FPGA的过程具体为：