[发明专利]包括沟槽的半导体器件和制造半导体器件的方法

说明书

本发明涉及包括沟槽的半导体器件和制造半导体器件的方法。一种半导体器件包括在第一沟槽中包括第一栅电极的第一晶体管单元。所述半导体器件进一步包括在第二沟槽中包括第二栅电极的第二晶体管单元，其中第一和第二栅电极被电连接。所述半导体器件进一步包括第一和第二沟槽之间的第三沟槽，其中第三沟槽从半导体主体的第一侧比第一和第二沟槽更深地延伸到半导体主体中。所述半导体器件进一步包括第三沟槽中的覆盖第三沟槽的底侧和壁的电介质。

本申请是申请日为2013年11月29日、优先权日为2012年11月30日、申请号为201310620898.8并且发明名称为“包括沟槽的半导体器件和制造半导体器件的方法”申请的分案申请。

技术领域

本发明涉及包括沟槽的半导体器件和制造半导体器件的方法。

背景技术

半导体器件（诸如场效应晶体管（FET）和绝缘栅双极型晶体管（IGBT））普遍地用在较宽范围的应用（例如汽车和工业）中。当由这些半导体器件切换负载时，电气特性中的不期望振荡（诸如IGBT的集电极-发射极电压的振荡）可能出现。期望提供允许减小或抑制负载切换期间的振荡的半导体器件。另外，期望提供用于制造该半导体器件的方法。

发明内容

根据半导体器件的实施例，所述半导体器件包括第一晶体管单元，所述第一晶体管单元在第一沟槽中包括第一栅电极。所述半导体器件进一步包括第二晶体管单元，所述第二晶体管单元在第二沟槽中包括第二栅电极。第一和第二栅电极被电连接。所述半导体器件进一步包括第一和第二沟槽之间的第三沟槽。第三沟槽从半导体主体的第一侧比第一和第二沟槽更深地延伸到半导体主体中。所述半导体器件进一步包括第三沟槽中的覆盖第三沟槽的底侧和壁的电介质。

进一步，第三沟槽在所述第一侧处比第一和第二沟槽宽。

进一步，第一和第二沟槽的深度等于d₁。

进一步，第三沟槽进一步包括导电材料。

进一步，所述导电材料是电浮置的。

进一步，所述导电材料电连接到第一和第二栅电极。

进一步，第一和第二晶体管单元中的每一个包括源电极，并且其中第三沟槽的导电材料电连接到第一和第二晶体管单元的源电极。

进一步，半导体主体包括第一导电类型的漂移区，所述漂移区邻接第二导电类型的主体区的底侧，第二导电类型与第一导电类型互补；并且其中第一导电类型的第一半导体区邻接第三沟槽的底侧，第一半导体区包括比所述漂移区更高的净掺杂浓度。

进一步，半导体主体包括第一导电类型的漂移区，所述漂移区邻接第二导电类型的主体区的底侧，第二导电类型与第一导电类型互补；并且其中第二导电类型的第二半导体区邻接第一和第二沟槽的底侧，第二半导体区包括比所述漂移区更高的净掺杂浓度。

进一步，半导体主体包括第一导电类型的漂移区，所述漂移区邻接第二导电类型的主体区的底侧，第二导电类型与第一导电类型互补；并且其中第一半导体区邻接第三沟槽的底侧，第一半导体区包括比所述漂移区更高的净掺杂浓度；以及第二半导体区邻接第一和第二沟槽的底侧，第二半导体区的导电类型与第一半导体区相反，并且第二半导体区包括比所述漂移区更高的净掺杂浓度。

进一步，第一和第二沟槽中的每一个具有深度d₁和宽度w₁，并且其中第三沟槽的深度d₃在d₁+0.5μm和d₁+4μm之间的范围内变化。

进一步，d₁在1μm和8μm之间的范围内变化。