[发明专利]一种集成电路总线多端信号线等长检视方法及系统

说明书

本发明公开了一种集成电路总线多端信号线等长检视方法及系统，属于集成电路总线技术领域。本发明的集成电路总线多端信号线等长检视方法，针对每组集成电路总线多端信号线创建对应的表格，针对所有的表格内容各自定义多端信号线的连接位置，表格找寻对应的字符并导入正确的走线长度；通过布局系统获取各节点长度并填入表格中对应的位置，通过表格对应的计算式计算走线长度。该发明的集成电路总线多端信号线等长检视方法能够有效的减少集成电路总线等长检视时间，减少检视人为失误，增加检视的准确性，具有很好的推广应用价值。

技术领域

本发明涉及集成电路总线技术领域，具体提供一种集成电路总线多端信号线等长检视方法及系统。

背景技术

集成电路总线(IIC，Inter-Integrated Circuit)是一种两线式串行总线，用于连接微控制器及其外围设备，是同步通信的一种特殊形式，具有接口少，控制方式简单，设备封装形式小，通信速率较高等优点。集成电路总线是由SDA(串行数据线)和SCL(串行时钟线)构成的双向串行总线，可发送和接收数据，最高传送速率为100kbps。连接到集成电路总线上的设备分为主机和从机两种，主机是用于初始化传输、产生允许传输的时钟信号和终止传输的设备，从机是用于被主机寻址的设备。集成电路总线可以连接多个作为主设备的CPU，同时连接多个作为从设备的其他外部设备。在现今印刷电路板布局设计中，常常遇到在评审走线布局时需要花费过多时间，去检视每段线距的差异，也必须严格要求差分对走线必须有对应组别的等长的需求。目前集成电路总线多端讯号线最常见的检视方式是需要透过人工方式分段做检查。而集成电路总线设计中，通常都是一条讯号信道下，挂载许多I2C设备，并且I2C中的Data和clock讯号之间有链接等长的要求，主要是为了避免讯号传送间的延迟效应造成数据错乱或误判，因此检查这部分的等长就相对困难，而现有技术中也没有较好的检查这部分等长的方法。

发明内容

本发明的技术任务是针对上述存在的问题，提供一种能够有效的减少集成电路总线等长检视时间，减少检视人为失误，增加检视的准确性的集成电路总线多端信号线等长检视方法。

本发明进一步的技术任务是提供一种集成电路总线多端信号线等长检视系统。

为实现上述目的，本发明提供了如下技术方案：

一种集成电路总线多端信号线等长检视方法，所述方法针对每组集成电路总线多端信号线创建对应的表格，针对所有的表格内容各自定义多端信号线的连接位置，表格找寻对应的字符并导入正确的走线长度，表格完成设定；走线布局完成时，通过布局系统获取各节点长度并填入表格中对应的位置，通过表格对应的计算式判断走线长度。

本发明的集成电路总线多端信号线等长检视方法中，首先完成表格设定，表格创建完成后，后续等走线布局完成时，硬件工程师可快速通过布局系统将各节点长度通过系统中提取出来，填入表格中对应的位置，直接通过表格中的计算式判断走线长度是否符合设计需求。通过该方法可以使硬件开发者在走线布局评审上，有效减少检视时间，从而增加更多时间去处理其余设计视图。

作为优选，所述表格中包括：走线名称、走线长度和两走线长度差值。

所述两走线长度差异值须小于5mil。

作为优选，所述创建的表格为Excel表格。

作为优选，所述表格自动找寻多端信号线对应的字符，导入正确的走线长度。

作为优选，所述表格对应的计算式为：|X–Y|<5mil，其中，X为串行数据线点对点长度，Y为串行时钟线点对点长度。

一种集成电路总线多端信号线等长检视系统，该系统主要包括以下模块：

表格模块：针对每组集成电路总线多端信号线来创建表格；

自定义模块：用于针对所有的表格内容各自定义多端信号线的连接位置；