[发明专利]制造集成电路的方法和系统有效
申请号: | 201810070832.9 | 申请日: | 2018-01-24 |
公开(公告)号: | CN108460184B | 公开(公告)日: | 2023-08-08 |
发明(设计)人: | 金旴泰;金亨沃;金载勋;河罗野;金基玉;金恩别;崔晶然;许铣益 | 申请(专利权)人: | 三星电子株式会社 |
主分类号: | G06F30/392 | 分类号: | G06F30/392 |
代理公司: | 中科专利商标代理有限责任公司 11021 | 代理人: | 倪斌 |
地址: | 韩国*** | 国省代码: | 暂无信息 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 制造 集成电路 方法 系统 | ||
1.一种制造包括标准单元的实例的集成电路“IC”的方法,所述方法包括:
布置第一实例;以及
布置与所述第一实例相邻的第二实例,其中所述第二实例具有与所述第一实例的场景组相对应的前端层图案,
其中所述场景组包括实例的前端层图案的信息,所述前端层图案在所述第一实例上引起相同的局部布局效应“LLE”并且与所述第一实例相邻地布置,
其中所述第一实例和所述第二实例中的每一个包括其中形成有鳍式场效应晶体管“FinFET”的有源区,
在与所述第一实例和所述第二实例相邻的表面处,在所述第一实例的所述有源区中包括的鳍的数量大于在所述第二实例的所述有源区中包括的鳍的数量。
2.根据权利要求1所述的方法,其中所述场景组包括在前端层中形成的图案的信息,所述图案引起减少所述第一实例的延迟时间的LL E。
3.根据权利要求2所述的方法,其中所述FinFET是n型FinFET。
4.根据权利要求1所述的方法,其中所述场景组包括在前端层中形成的图案的信息,所述图案引起减少所述第一实例的功耗的LLE。
5.根据权利要求4所述的方法,其中所述FinFET是p型FinFET。
6.根据权利要求1所述的方法,还包括通过所述第一实例与所述第二实例之间的布线连接来产生所述IC的布局数据。
7.根据权利要求6所述的方法,还包括:
使用所述布局数据,根据所述第二实例的布置来计算所述第一实例的物理特性;以及
确定所计算的物理特性是否满足预定的阈值。
8.根据权利要求1所述的方法,其中所述场景组包括在所述第一实例的界面表面处形成的有源区的形状的信息。
9.一种制造包括集成电路IC的半导体器件的方法,所述方法包括:
设计所述IC以产生包括标准单元的实例在内的布局数据;以及
使用所述布局数据来制造所述IC,
其中设计所述IC包括:
布置第一实例,并布置沿第一方向与所述第一实例相邻的第二实例;以及
确定所述第二实例的前端层图案是否与所述第一实例的场景组相对应,
其中所述第一实例的所述场景组包括所述实例的前端层图案的信息,所述前端层图案在所述第一实例上引起相同的局部布局效应LLE并且与所述第一实例相邻地设置,
其中设计所述IC还包括确定图案是否与所述第一实例的所述场景组相对应,其中所述图案关于与第二方向平行的轴相对于所述第二实例的所述前端层图案对称,以及所述第二方向与所述第一方向基本垂直,以及
其中所述方法还包括:将所述第二实例关于与所述第二方向平行的轴进行对称变换,并且当与所述第二实例的前端层图案对称的图案与所述第一实例的所述场景组相对应时,重新布置所述第二实例。
10.根据权利要求9所述的方法,还包括当所述第二实例的所述前端层图案与所述第一实例的所述场景组不相对应时,布置第三实例而不是所述第二实例,
其中所述第三实例具有与所述第二实例相同的功能,并且所述第三实例的前端层图案与所述第一实例的所述场景组相对应。
11.根据权利要求9所述的方法,其中确定所述第二实例的所述前端层图案是否与所述第一实例的所述场景组相对应包括确定有源区在所述第一实例与所述第二实例之间的界面表面处是否具有L形状。
12.根据权利要求11所述的方法,其中在所述界面表面处,在所述第一实例的有源区中包括的有源鳍的数量大于在所述第二实例的有源区中包括的有源鳍的数量。
13.根据权利要求9所述的方法,还包括:从多个场景组中选择与要在所述第一实例上起作用的LLE相对应的所述第一实例的所述场景组。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于三星电子株式会社,未经三星电子株式会社许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201810070832.9/1.html,转载请声明来源钻瓜专利网。