[发明专利]半导体器件的制作方法

说明书

本发明提供一种半导体器件的制作方法，该方法包括：提供衬底，在所述衬底上设置有至少一个有机薄膜和无机薄膜的复合膜层，所述无机薄膜位于所述有机薄膜之上，在所述无机薄膜之上形成有具有开口的掩膜层；以所述掩膜层为掩膜对所述无机薄膜和所述有机薄膜分别执行两次以上的刻蚀以形成贯穿所述无机薄膜和所述有机薄膜的通孔，其中，每进行一次刻蚀所述有机薄膜的步骤之前，进行一次刻蚀所述无机薄膜的刻蚀，并且仅在对所述有机薄膜进行最后一次刻蚀时刻穿所述有机薄膜孔。该制作方法可以避免在无机薄膜和有机薄膜的复合膜层中制作通孔时有机薄膜刻蚀孔径大的问题。

技术领域

本发明涉及半导体技术领域，具体而言涉及一种半导体器件的制作方法。

背景技术

系统封装(SiP，System in Package)是将多个具有不同功能的有源元件、无源元件、微机电系统(MEMS)以及光学元件等其他元件组合到一个单元中，形成一个可提供多种功能的系统或子系统，其允许异质IC(集成电路)集成，是最好的封装集成方式。相比于SOC(system on chip，片上系统)，SiP集成具有相对简单、设计周期和面市周期更短以及成本较低的优点，并且SiP可以实现更复杂的系统。与传统的SiP相比，晶圆级系统封装(waferlevel System in package， WLPSIP)是在晶圆上完成封装集成的制程，具有大幅减小封装结构的面积、降低制造成本、优化电性能、批次制造等优势，可明显的降低工作量与设备的需求。

WLSIP技术有两个重要的工艺难点：物理连接和电性连接。如何实现更好的物理连接和电性连接一直是业界研究的热点。在目前的一种WLSIP技术中会涉及无机层和有机层组成的复合层的深孔刻蚀，但是目前的方法会导致有机层刻蚀孔径大的问题，导致后续填充的导电材料存在连接问题。

因此有必要提出一种半导体器件的制作方法，以解决上述问题。

发明内容

针对现有技术的不足，本发明提出一种半导体器件的制作方法，可以避免在有机膜和无机复合膜层中进行刻蚀深孔时有机膜层刻蚀孔径大的问题。

为了克服目前存在的问题，本发明一方面提供一种半导体器件的制作方法，包括：

提供衬底，在所述衬底上设置有至少一个有机薄膜和无机薄膜的复合膜层，所述无机薄膜位于所述有机薄膜之上，在所述无机薄膜之上形成有具有开口的掩膜层；

以所述掩膜层为掩膜对所述无机薄膜和所述有机薄膜分别执行两次以上的刻蚀以形成贯穿所述无机薄膜和所述有机薄膜的通孔，

其中，每进行一次刻蚀所述有机薄膜的步骤之前，进行一次刻蚀所述无机薄膜的刻蚀，并且仅在对所述有机薄膜进行最后一次刻蚀时刻穿所述有机薄膜。

在本发明的一个实施例中，以所述掩膜层为掩膜对所述无机薄膜和所述有机薄膜分别执行两次刻蚀以形成所述通孔。

在本发明的一个实施例中，形成所述通孔包括：

以所述掩膜层为掩膜对所述无机薄膜进行第一次刻蚀，以在所述无机薄膜中形成贯穿所述无机薄膜的第一沟槽；

对所述有机薄膜进行第一次刻蚀，以在所述有机薄膜中形成第二沟槽，并且所述第二沟槽未贯穿所述有机薄膜；

以所述掩膜层为掩膜对所述无机薄膜进行第二次刻蚀，以去除所述第一沟槽相对所述第二沟槽的突出部分；

对所述有机薄膜进行第二次刻蚀，以使所述第二沟槽贯穿所述有机薄膜以形成所述通孔。

在本发明的一个实施例中，采用反应离干法刻蚀工艺对所述无机薄膜进行刻蚀，并且刻蚀气体包括CF4、CF3和Ar，其中CF4的流量为5～15sccm，CF3的流量为40～70sccm，Ar的流量为100～150sccm，腔室压力140～160mTorr，射频功率为300～500w，刻蚀时间为50～200s。