[发明专利]中断矩阵模块、芯片及电子设备

说明书

本申请实施例提供一种中断矩阵模块、芯片及电子设备，所述方法包括：包括M个Master接口、N个Slave接口以及core模块，所述Master接口用于连接Master模块，所述Master接口用于发出中断或者接收中断，所述Slave接口用于连接Slave模块，所述Slave接口用于接收中断且不能发出中断，所述core模块用于实现中断转发传输控制，所述M、所述N均为正整数。采用本申请实施例可以通过中断矩阵模块简化SOC构架的中断走线复杂度，提升了产品研发效率。

技术领域

本申请涉及电子设备技术领域，具体涉及一种中断矩阵模块、芯片及电子设备。

背景技术

在多核片上系统(system on chip，SOC)架构中，不管是异构还是同构的架构，中断都是一种最常用的通讯方式，相比查询方式来说，中断方式不但能做到及时，也不会一直占用处理器资源，更为高效，应用也更广泛。

多核SOC架构，对于处理器之间的核间通讯。如果系统中有n个处理器，则每个处理器接收到的用于核间通讯的中断至少有n-1个，中断总数有为n*(n-1)个，倘若再加上系统内其他的直接内存存取(direct memory access，DMA)或外设的中断，因此，由于连线太多占用较多资源，降低了产品研发效率。

申请内容

本申请实施例提供了一种中断矩阵模块、芯片及电子设备，可以用于简化SOC构架的中断走线复杂度，提升了产品研发效率。

第一方面，本申请实施例提供一种中断矩阵模块，所述中断矩阵模块包括M个Master接口、N个Slave接口以及core模块，所述Master接口用于连接Master模块，所述Master接口用于发出中断或者接收中断，所述Slave接口用于连接Slave模块，所述Slave接口用于接收中断且不能发出中断，所述core模块用于实现中断转发传输控制，所述M、所述N均为正整数。

第二方面，本申请实施例提供一种中断矩阵芯片，所述中断矩阵芯片包括如上述第一方面所描述的中断矩阵模块。

第三方面，本申请实施例提供一种电子设备，包括第一方面所述的中断矩阵模块，或者，如上述第二方面所述的中断矩阵芯片。

实施本申请实施例，具有如下有益效果：

可以看出，本申请实施例中的中断矩阵模块包括M个Master接口、N个Slave接口以及core模块，Master接口用于连接Master模块，Master接口用于发出中断或者接收中断，Slave接口用于连接Slave模块，Slave接口用于接收中断且不能发出中断，core模块用于实现中断转发传输控制，M、N均为正整数，任一中断均可以由core模块完成接收以及转发，该接收与转发的过程相当于两个不同接口对应的外接模块(Master模块或者Slave模块)形成一条走线，从而，可以通过中断矩阵模块采用逻辑上的走线简化相关技术中的SOC构架的中断走线复杂度，提升了产品研发效率。

附图说明

为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1是本申请实施例公开的一种电子设备的结构示意图；

图2是本申请实施例公开的中断矩阵模块的结构示意图；

图3是本申请实施例公开的一种SOC构架的中断走线演示示意图；

图4是本申请实施例提供的另一种SOC构架的中断走线演示示意图；

图5是本申请实施例提供的一种中断控制方法的流程示意图；