[发明专利]驱动电路以及串行解串器

说明书

一种驱动电路以及串行解串器。该驱动电路包括第一预驱动电路、主驱动电路和选择电路，第一预驱动电路的第一输出端连接主驱动电路的第一输入端和选择电路的第一输出端，第一预驱动电路的第二输出端连接主驱动电路的第二输入端和选择电路的第二输出端；当第一预驱动电路的第一输入端和第二输入端输入高频差分信号时，第一预驱动电路的第一输出端和第二输出端输出共模电压为零的高频差分信号，选择电路的第一输出端和第二输出端输出第一共模电压，共模电压为零的高频差分信号和第一共模电压叠加形成用于驱动主驱动电路的共模电压为第一共模电压的高频差分信号。采用本发明实施例，可以在提高输出至主驱动电路的高频差分信号的稳定性。

技术领域

本发明涉及电子电力领域，尤其涉及一种驱动电路以及串行解串器。

背景技术

随着通信技术的不断发展，串行解串器(Serializer-Deserializer，SERDES)逐渐成为高速数据通信中的接口电路。串行解串器包括串行器(Serializer)和解串器(Deserializer)，串行器和解串器通过链路连接，串行器将并行的数据进行串行化处理后的串行数据发送到链路上，解串器接收链路上的串行数据并将串行数据进行解串处理，得到并行的数据。驱动电路是串行器的重要组成部分，驱动电路用于将输入的数字逻辑电平信号转换成符合传输协议的信号发送到链路上。驱动电路包括预驱动电路和主驱动电路，预驱动电路用于接收输入的高速数字逻辑电平信号以及输出能够驱动主驱动电路的预驱动输出信号；主驱动电路用于接收该预驱动输出信号以及输出符合传输协议的信号发送到链路上。

目前的驱动电路如图1所示，预驱动电路包括四个反相器，主驱动电路由差分电路组成，差分电路由一对电阻(R21和R22)、一对薄栅极开关管(N21和N22)、一对厚栅极开关管(N23和N24)和一个电流源(N25)组成。预驱动电路的输入为VIN+和VIN-，预驱动电路的输出为VPRE+和VPRE-，主驱动电路的输入为VPRE+和VPRE-，主驱动电路的输出为VTX+和VTX-，预驱动电路的供电电压为低压电源VDD_LV，主驱动电路的供电电压为高压电源VDD_HV。当VIN+为逻辑高电平(例如，3.3V，对应的数字信号为“1”)，VIN-为逻辑低电平(例如，0V，对应的数字信号为“0”)时，经过两级反相器后，VPRE+为逻辑高电平(逻辑高电平的大小为VDD_LV)，VPRE-为逻辑低电平；当VPRE+为逻辑高电平，VPRE-为逻辑低电平时，N21导通，N22关断，VTX+为逻辑高电平(逻辑高电平的大小为VDD_HV)，VTX-为逻辑低电平。类似的，当VIN+为逻辑低电平，VIN-为逻辑高电平时，VPRE+为逻辑低电平，VPRE-为逻辑高电平，VTX+为逻辑低电平，VTX-为逻辑高电平。预驱动电路采用低压电源VDD_LV作为供电电压是为了降低驱动电路的功耗，同时预驱动电路输出的逻辑高电平也为VDD_LV，由于VDD_LV无法直接驱动厚栅极开关管，因此主驱动电路的输入开关管(N21和N22)采用薄栅极开关管，由于主驱动电路的输出需要满足传输协议的高电平电压，所以主驱动电路的供电电压为VDD_HV，为了避免主驱动电路的输入开关管(N21和N22)被高压击穿，主驱动电路中增加了厚栅极管(N23和N24)。由于预驱动电路采用VDD_LV供电，导致预驱动电路的输出信号(VPRE+或VPRE-)的电压较低，主驱动电路的电流源N25的供电电压过低，会使得电流源N25工作接近线性区，导致电流源N25的工作电流会出现较大的波动，导致主驱动电路的输出波动较大。

发明内容

本发明实施例提供一种驱动电路以及串行解串器，可以解决主驱动电路的输出波动较大的问题。

本发明实施例第一方面提供了一种驱动电路，包括第一预驱动电路和主驱动电路，驱动电路还包括选择电路，其中：