[发明专利]用于带隙基准电路的启动电路

说明书

本发明公开了一种用于带隙基准电路的启动电路，其包括第一场效应管、第二场效应管、第三场效应管及第四场效应管，第一场效应管的栅极、源极均与外部电源连接，第一场效应管的漏极与第二场效应管的漏极、第三场效应管的栅极、第四场效应管的栅极共同连接，第二场效应管的栅极与带隙基准电路连接，第三场效应管的漏极与带隙基准电路连接，第三场效应管的源极、第四场效应管的漏极、源极及第二场效应管的源极均接地。本发明的启动电路结构简单，带隙基准电路完成启动后，不再产生静态功耗，减少了能耗的损失，并且本发明的启动电路中不采用电阻，减少了的芯片面积。

技术领域

本发明涉及集成电路领域，更具体地涉及一种用于带隙基准电路的启动电路。

背景技术

带隙基准电路(如图1所示)被广泛用于各类CMOS集成电路中，其作用是产生一个不随环境温度、电源电压变化的恒定基准电压。

带隙基准电路的原理简述如下：具有相同尺寸的P型MOS管M1、M2、M3构成电流镜结构，使得流经它们漏极的电流大小均为I1。由于运算放大器OP1具有较高的直流开环增益，其正负输入端节点Vx1、Vx2的电压相同。由于MOS管M2的漏极电流同样经过电阻R1,因此电流I1满足:

Vx1为双极结型晶体管Q1的发射极节点电压，Vx3为双极结型晶体管Q2的发射极节点电压，其中，双极结型晶体管Q2的尺寸大小相当于n个双极结型晶体管Q1的并联。因此Vx1-Vx3满足

上式中K表示玻尔兹曼常量，T表示环境绝对温度(单位为开尔文)，q为单电子所带电荷量。可以看出上式与环境温度T正相关。此电路的输出基准电压Vref满足

上式中Vbeq3表示双极结型晶体管Q3的集电极到基极的电压，其大小与环境温度负相关。调节电阻R2、R1的大小可以使得上式中Vbeq3和R2*K*T*ln(n)/(R1*q)两项与温度的变化关系正负抵消，从而使得基准电压Vref与环境温度无关。另外上式中基准电压Vref也与供电电压VDD无关，因此可以通过图1所示的带隙基准电路得到一与环境温度和供电电压无关的电压基准Vref(大小通常为1.2V)。

众所周知地，带隙基准电路存在一个非理想稳定态，即当节点Vbp的电压值等于供电电压VDD时,MOS管M1、M2、M3全部截止，电流I1大小等于零，基准电压Vref等于0。该状态是一个稳定状态，使得带隙基准电路的输出恒定为0，从而无法工作。因此带隙基准电路需要一个启动电路使得其脱离非理想稳定态，使之能够产生正常的非零基准电压Vref。

现有技术的用于带隙基准电路的启动电路结构如图2所示。如图所示，现有技术的启动电路由MOS管M4、M5、M6、M7及电阻R3构成。MOS管M4与带隙基准电路中的MOS管M1、M2、M3构成电流镜结构，使得MOS管M4的漏极电流也为I1。当带隙基准电路进入非理想稳定态时，Vbp＝VDD，此时I1＝0。流经MOS管M5漏极的电流同样为0，MOS管M5、M6截止。电阻R3通常选取较大的阻值(兆欧姆量级)。由于MOS管M6截止，其等效漏源阻值较电阻R3更大，因此节点电压Vee大于VDD的一半，使得MOS管M7导通。MOS管M7导通后，会拉低节点Vbp的电压，使得带隙基准电路脱离非理想稳定态。脱离后，电流I1为非零电流，MOS管M5、M6均导通，MOS管M6的等效漏源电阻小于电阻R3,使得节点Vee电压值小于MOS管M7的阈值电压，MOS管M7截止。从而使得节点Vbp稳定在使得带隙基准电路正常工作的电压大小，完成了带隙基准电路的启动。

但是，启动电路完成带隙基准电路的启动后，MOS管M6依旧导通，使得会有一直流电流I2通过电阻R3和MOS管M6从VDD流经到地，从而产生了一静态功耗，增加了整个电路的整体功耗；另外，电阻R3通常需要取较大的值,较大的电阻R3会占据较大的芯片面积，不利于整个电路的集成化。