[发明专利]一种用于心电信号检测芯片的模拟前端电路在审

专利信息
申请号: 201810043225.3 申请日: 2018-01-17
公开(公告)号: CN107994905A 公开(公告)日: 2018-05-04
发明(设计)人: 陈铖颖;尹华一;黄新栋;易璐茗;魏聪;许新愉;张琳 申请(专利权)人: 厦门理工学院
主分类号: H03M3/00 分类号: H03M3/00;A61B5/0402
代理公司: 厦门市精诚新创知识产权代理有限公司35218 代理人: 何建华
地址: 361000 福建省*** 国省代码: 福建;35
权利要求书: 查看更多 说明书: 查看更多
摘要:
搜索关键词: 一种 用于 电信号 检测 芯片 模拟 前端 电路
【权利要求书】:

1.一种用于心电信号检测芯片的模拟前端电路,其特征在于:包括全集成、高通型的电容放大器和Sigma-Delta调制器,所述电容放大器用于利用反馈电阻和反馈电容构成的高通通路滤除心电信号中的直流电压分量,并通过全差分跨导放大器构成的全差分结构将心电电压信号进行放大,Sigma-Delta调制器将放大后的心电电压信号转换为数字码,并输出至数字信号处理平台进行处理。

2.根据权利要求1所述的用于心电信号检测芯片的模拟前端电路,其特征在于:所述电容放大器包括输入电容Cin1、输入电容Cin2、共模输入电容Cb1、共模输入电容Cb2、共模输入电阻M1a、共模输入电阻M1b、共模输入电阻M2a、共模输入电阻M2b、反馈电容C1、反馈电容C2、反馈电阻M3a、反馈电阻M3b、反馈电阻M4a、反馈电阻M4b与全差分跨导放大器,心电信号in通过输入电容Cin1接全差分跨导放大器的同相输入端,输入共模电压vcm通过输入电容Cin2接全差分跨导放大器的反相输入端,共模输入电容Cb1与串联的共模输入电阻M1a和M2a并联后接在输入共模电压vcm与全差分跨导放大器的同相输入端之间,共模输入电容Cb2与串联的共模输入电阻M1b和M2b并联后接在输入共模电压vcm与全差分跨导放大器的反相输入端之间,反馈电容C1与串联的反馈电阻M3a和M4a并联后接在全差分跨导放大器的同相输入端与负输出端之间,反馈电容C2与串联的反馈电阻M3b和M4b并联后接在全差分跨导放大器的反相输入端与正输出端之间,全差分跨导放大器的正输出端和负输出端分别与Sigma-Delta调制器的两输入端连接。

3.根据权利要求1或2所述的用于心电信号检测芯片的模拟前端电路,其特征在于:所述Sigma-Delta调制器为2阶Sigma-Delta调制器。

4.根据权利要求3所述的用于心电信号检测芯片的模拟前端电路,其特征在于:所述Sigma-Delta调制器为2阶反相器型Sigma-Delta调制器,包括一个2阶调制器和一个量化器,所述2阶调制器由两个一阶积分器串联而成,所述一阶积分器采用2个共源共栅反相器来实现。

5.根据权利要求4所述的用于心电信号检测芯片的模拟前端电路,其特征在于:所述量化器包括NMOS晶体管M1-M9、M15和M17以及PMOS晶体管M10-M14和M16,NMOS晶体管M1和M2的栅极分别连接至2阶调制器的两个输出端,源极都连接地,NMOS晶体管M1和M2的漏极分别连接到NMOS晶体管M6和M7的源极,NMOS晶体管M4的栅极与时钟信号clk2相连,源极和漏极分别与NMOS晶体管M3的源极和NMOS晶体管M5的漏极相连,NMOS晶体管M3的源极与漏极短接,NMOS晶体管M3的漏极连接至NMOS晶体管M1的漏极,栅极接时钟信号clk1,NMOS晶体管M5的源极与漏极短接,NMOS晶体管M5的源极连接至NMOS晶体管M7的源极,栅极接时钟信号clk1,NMOS晶体管M6的栅极连接到PMOS晶体管M10的栅极以及NMOS晶体管M9的漏极,NMOS晶体管M6的漏极连接到NMOS晶体管M8的源极,NMOS晶体管M7的栅极连接到PMOS晶体管M12的栅极以及NMOS晶体管M8的漏极,NMOS晶体管M7的漏极连接到NMOS晶体管M9的源极;NMOS晶体管M8的栅极连接时钟信号clk1,NMOS晶体管M8的漏极连接到PMOS晶体管M10的漏极,NMOS晶体管M9的栅极连接时钟信号clk1,NMOS晶体管M9的漏极连接到PMOS晶体管M12的漏极,PMOS晶体管M10和M12的源极都连接到电源上,PMOS晶体管M11的漏极连接到PMOS晶体管M10的漏极,PMOS晶体管M11的栅极连接到时钟信号clk1,PMOS晶体管M11的源极接电源;PMOS晶体管M13的漏极连接到PMOS晶体管M12的漏极,PMOS晶体管M13的栅极连接到时钟信号clk1,PMOS晶体管M13的源极接电源,PMOS晶体管M14和NMOS晶体管M15构成反相器,PMOS晶体管M14和NMOS晶体管M15的栅极连接至PMOS晶体管M10的漏极,输出比较信号Voutp1;PMOS晶体管M16和NMOS晶体管M17构成反相器,PMOS晶体管M16和NMOS晶体管M17的栅极连接至PMOS晶体管M12的漏极,输出比较信号Voutn1;时钟信号clk1和clk2为两相非交叠时钟信号,比较信号Voutp1和Voutn1经过RS锁存器输出最终的比较器结果Doutb和Dout。

下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于厦门理工学院,未经厦门理工学院许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/pat/books/201810043225.3/1.html,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top