[发明专利]半导体装置

权利要求书

1.一种半导体装置，包括：

脉冲发生电路，其被配置为响应于时钟来产生脉冲信号；以及

放大电路，其被配置为响应于输入信号、时钟和脉冲信号来产生输出信号，其中放大电路被配置为放大锁存输入节点对之间的电压电平差,

其中，所述脉冲信号在时钟的上升沿处被使能，以及

其中，放大电路包括：

信号输入电路，其被配置为响应于时钟和输入信号来感应出锁存输入节点对之间的电压电平差；

噪声消除电路，其被配置为响应于脉冲信号来将锁存输入节点对耦接或去耦接；

锁存放大电路，其被配置为响应于锁存输入节点对之间的电压差来产生输出信号；以及

输出固定电路，其被配置为响应于时钟来将输出信号固定到指定电平。

2.根据权利要求1所述的半导体装置，其中，脉冲信号的使能时段比时钟的指定电平时段短。

3.根据权利要求2所述的半导体装置，其中，脉冲信号的使能时段比时钟的高时段短。

4.根据权利要求1所述的半导体装置，

其中，放大电路响应于时钟来被激活或被去激活，以及

其中，当放大电路被激活时，则放大电路仅在脉冲信号的使能时段内响应于输入信号来产生输出信号，并且在脉冲信号的禁止时段中保持输出信号的电平。

5.根据权利要求4所述的半导体装置，其中，当放大电路被去激活时，则无论输入信号的状态如何，放大电路都将输出信号固定到指定的电压电平。

6.根据权利要求1所述的半导体装置，其中，信号输入电路在时钟的高时段内响应于输入信号来感应出锁存输入节点对之间的电压电平差。

7.根据权利要求1所述的半导体装置，其中，噪声消除电路在脉冲信号被使能时将锁存输入节点对去耦接，而在脉冲信号被禁止时将锁存输入节点对耦接。

8.根据权利要求1所述的半导体装置，其中，输出固定电路在时钟的低时段内将输出信号固定到低电平。

9.一种半导体装置，包括：

脉冲发生电路，其被配置为响应于时钟的上升沿来使能脉冲信号，并且产生使能时段比时钟的高时段短的脉冲信号；以及

放大电路，其被配置为在时钟的高时段期间的脉冲信号使能时段中响应于输入信号来产生输出信号，并且即使在时钟的高时段期间，如果脉冲信号被禁止，则也保持输出信号的电压电平，

其中，放大电路包括：

信号输入电路，其被配置为在时钟的高时段期间响应于输入信号而在第一锁存输入节点与第二锁存输入节点之间感应出电压差；

噪声消除电路，其被配置为在脉冲信号的使能时段内将第一锁存输入节点和第二锁存输入节点去耦接，而在脉冲信号的禁止时段内将第一锁存输入节点和第二锁存输入节点耦接；以及

锁存放大电路，其被配置为响应于第一锁存输入节点的电压电平与第二锁存输入节点的电压电平之间的差来产生输出信号，并且当第一锁存输入节点的电压电平与第二锁存输入节点的电压电平彼此相同时，保持输出信号的电压电平。

10.根据权利要求9所述的半导体装置，其中，放大电路还包括：

输出固定电路，其被配置为在时钟的低时段内将输出信号固定到指定电平。

11.根据权利要求10所述的半导体装置，其中，输出固定电路被配置为在时钟的低时段中将第一输出节点固定到外部电压的电平。

12.根据权利要求10所述的半导体装置，其中，输出固定电路被配置为在时钟的低时段中将第二输出节点固定到外部电压的电平。

13.根据权利要求9所述的半导体装置，其中，信号输入电路被配置为通过感测正输入信号与负输入信号之间的电压电平差来感应出第一锁存输入节点与第二锁存输入节点之间的电压差。