[发明专利]一种基于Cadence skill的快速板卡拼版方法

说明书

本申请发明一种基于Cadence skill的快速板卡拼版方法，该方法是在PCB设计软件中添加相应的拼版设计和计算方法，从而自动计算得到板卡拼版的方案，大大减轻了PCB设计人员的工作量，减少了计算失误，提高了Layout设计效率。

技术领域

本发明涉及PCB板卡设计领域，具体涉及一种基于Cadence skill的快速板卡拼版方法。

背景技术

PCB(Printed circuit board，印刷电路板)的主要功能是提供上头各项零件的相互电气连接。随着电子设备越来越复杂，需要的零件自然越来越多，PCB上头的线路与零件也越来越密集了。PCB拼板就是把几个PCB单元板采用各种可能的连接方式组合在一起，要实现PCB的制造顺利，特别是SMT组装方面，就需要特别关注PCB的拼板设计。

不管什么样的PCB，通常都需要采用拼板结构。只是拼板的设计方式很多，有时很难确定采用何种拼板方式、拼板数量，需要综合考虑多方面因素。一个拼板内应该包括多少个单元板，这个数量问题需要根据实际情况来确定，原则上，数量越多越好，数量越多，单个PCB在轨道上传输损耗的时间就越少，设备的利用率越高；同时，拼板数量越多，PCB制造所用的材料利用率也越高，成本也就相应降下来了。

服务器板卡在PCB设计阶段，为节省PCB板基材，通常采用拼版的方式来提高板卡的基材利用率，降低产品成本，提高利润。但是在拼版时通常需要人工计算板单板的尺寸和拼板的尺寸大小，在PCB设计中，为获得利用率高的板卡拼板方式通常需要浪费大量的时间在计算和拼板方式的设计上，使Layout工程师在研发过程中的工作量增大，且人工在进行设计时，容易出错，降低基材的利用率，降低了工作效率，不利于降低成本，提高利润。

针对上述问题，本申请发明一种基于Cadence skill的快速板卡拼版方法，该方法可以自动快速进行板卡拼版，减少了计算失误，提高了Layout设计效率。

发明内容

本发明所要解决的技术问题是避免人工计算服务器板卡的拼板尺寸和拼板方式，所采用的方式是在PCB设计软件中添加相应的拼版设计和计算方法，从而自动计算得到板卡拼版的方案，大大减轻了PCB设计人员的工作量，提高了PCB板设计的工作效率。所使用的开发工具为Cadence skill。

Cadence是一个大型的EDA软件,它几乎可以完成电子设计的方方面面.包括ASIC设计,FPGA设计和PCB板设计，Cadence在仿真电路图设计,自动布局布线,版图设计及验证等方面却有着绝对的优势。Cadence公司开发了自己的编程语言skill,并为其编写了编译器。由于skill语言提供编程接口甚至与C语言的接口,所以可以以Cadence为平台进行扩展用户,还可以开发自己的基于Cadence的工具，所有的Cadence工具都是用Skill语言编写的。

具体地，本申请请求保护一种基于Cadence skill的快速板卡拼版方法，其特征在于，该方法具体包括：

运行当前的Skill程序，选择输入的基材大小；

输入要拼板的板卡单板尺寸大小；

选择拼板的样式；

自动计算出最符合板卡的拼板；

运行Skill结束，输出相应的dxf文档。

如上所述的基于Cadence skill的快速板卡拼版方法，其特征还在于，拼板的样式可以预先设置。

如上所述的基于Cadence skill的快速板卡拼版方法，其特征还在于，自动计算出的拼板可以有多个结果，由用户自己选择最合适的拼版。

附图说明

图1、基材尺寸示意图

图2、要拼版的单卡尺寸示意图