[发明专利]一种8路服务器中XDP和DCI混合调试接口硬件拓扑结构

权利要求书

1.一种8路服务器中XDP和DCI混合调试接口硬件拓扑结构，包括两块计算板Node0、Node1和背板，计算板Node0、Node1通过背板进行信号互连，分别配置有四颗处理器CPU0、CPU1、CPU2和CPU3，其特征是，包括用于eXtended Debug Port调试的XDP连接器接口，和，设置在计算板用于Direct Connect Interface调试的PCH，和，分别设置在每一块计算板上的通道切换模块，和，对通道切换模块进行逻辑控制的CPLD模块；所述XDP连接器接口和PCH分别与通道切换模块的输出端连接，通道切换模块的输入端与CPLD模块连接。

2.如权利要求1所述的一种8路服务器中XDP和DCI混合调试接口硬件拓扑结构，其特征是，所述通道切换模块包括通道切换芯片U1、U2、U3和U4；所述CPLD模块采集服务器配置方式，实现对通道切换芯片U1、U2、U3和U4的信号控制；所述服务器配置方式包括8路服务器XDP调试方式、8路服务器DCI调试方式、4路服务器XDP调试方式、4路服务器DCI调试方式。

3.如权利要求2所述的一种8路服务器中XDP和DCI混合调试接口硬件拓扑结构，其特征是，服务器配置方式为8路服务器XDP调试方式时，PCH设置于计算板Node0处，与计算板Node0连接的XDP连接器接口分别与通道切换芯片U1、PCH和通道切换芯片U4连接，通道切换芯片U1分别与位于计算板Node0的处理器CPU0、CPU1、CPU2、CPU3和通道切换芯片U3连接，通道切换芯片U3与通道切换芯片U4连接，通道切换芯片U4与计算板Node1的通道切换芯片U4连接；

与计算板Node1连接的XDP连接器接口分别与通道切换芯片U1和通道切换芯片U4连接，通道切换芯片U1分别与位于计算板Node1的处理器CPU0、CPU1、CPU2、CPU3和通道切换芯片U3连接，通道切换芯片U3与通道切换芯片U4连接。

4.如权利要求2所述的一种8路服务器中XDP和DCI混合调试接口硬件拓扑结构，其特征是，服务器配置方式为4路服务器XDP调试方式时，计算板Node0和计算板Node1分别配置一只PCH，与计算板Node0连接的XDP连接器接口分别与通道切换芯片U1和PCH连接，通道切换芯片U1分别与位于计算板Node0的处理器CPU0、CPU1、CPU2、CPU3和通道切换芯片U3连接；

与计算板Node1连接的XDP连接器接口分别与通道切换芯片U1和PCH连接，通道切换芯片U1分别与位于计算板Node1的处理器CPU0、CPU1、CPU2、CPU3和通道切换芯片U3连接。

5.如权利要求2所述的一种8路服务器中XDP和DCI混合调试接口硬件拓扑结构，其特征是，服务器配置方式为8路服务器DCI调试方式时，PCH设置于计算板Node0处，通道切换芯片U2分别与位于计算板Node0的处理器CPU0、CPU1、CPU2、CPU3、通道切换芯片U3、PCH连接，通道切换芯片U3与通道切换芯片U4连接，通道切换芯片U4与计算板Node1的通道切换芯片U4连接；

位于计算板Node1的通道切换芯片U1分别与位于计算板Node1的处理器CPU0、CPU1、CPU2、CPU3、通道切换芯片U3和通道切换芯片U4连接。

6.如权利要求2所述的一种8路服务器中XDP和DCI混合调试接口硬件拓扑结构，其特征是，服务器配置方式为4路服务器DCI调试方式时，计算板Node0和计算板Node1分别配置一只PCH，通道切换芯片U2分别与位于计算板Node0的处理器CPU0、CPU1、CPU2、CPU3、通道切换芯片U3和PCH连接；

位于计算板Node1的通道切换芯片U2分别与位于计算板Node1的处理器CPU0、CPU1、CPU2、CPU3、通道切换芯片U3和PCH连接。