[发明专利]基于FPGA加速卷积神经网络框架的图片处理方法

说明书

本发明公开了一种基于FPGA加速卷积神经网络框架的图片处理方法，主要解决现有技术的资源利用率低和速度慢的问题。其方案是：1)根据设计的图片参数和FPGA资源参数，计算图片分割固定值；2)根据图片固定值确定DDR3数目，并对块ram资源进行分配；3)根据1)和2)构建卷积神经网络框架，该框架包括图片存储模块，图片数据分配模块，卷积模块，池化模块，图片存回DDR3模块，指令寄存器组；4)各个模块通过握手信号从指令寄存器组中获取控制指令，并相互配合，按照控制指令对图片数据进行处理。本发明通过FPGA加速的卷积神经网络框架，提高了资源利用率和加速效果，可用于图像分类、目标识别、语音识别和自然语言处理。

技术领域

本发明属于计算机设计技术领域，特别涉及一种卷积神经网络实现方法，可用于图像分 类、目标识别、语音识别和自然语言处理。

背景技术

随着集成电路设计和制造工艺的进步，具有高速、高密度可编程逻辑资源的现场可编程 门阵列得到了快速发展，单个芯片的集成度越来越高。为了进一步提高FPGA性能，主流 的芯片厂商在芯片内部集成了具有高速数字信号处理能力的数字信号处理芯片DSP定制计 算单元，DSP硬核是能够高效低成本的实现定点运算部件，使得FPGA在视频与图像处 理、网络通信与信息安全、生物信息学等应用领域被广泛采用。

卷积神经网络CNN是人工神经网络的一种结构，广泛的应用于图像分类、目标识别、 语音识别、自然语言处理等等领域，在近几年时间内，随着计算机能力的大幅度提升以及神 经网络结构的发展，CNN的性能和准确率大幅度提升，但是对于运算单元的并行计算能力 要求也越来越高，因此具有并行计算能力的GPU，FPGA成为一个主流方向。

基于FPGA的可配置计算体系结构能够开发人工神经网络的并行性并通过配置来改变 卷积神经网络的权重和拓扑结构。用FPGA实现的人工神经网络既有软件设计的灵活性又在 计算性能上接近专用集成电路ASIC，同时利用片上可编程连线资源还可以实现高效的互联， 因此FPGA是硬件实现人工神经网络的一种重要选择。

目前的专利和研究方向中，基本以OpenCL编程语言作为构建核心，目的在于减少卷积 神经网络算法转换为硬件描述语言的实现时间，但并没有涉及对于FPGA算法中的硬件描述 语言代码的加速，同时由于OpenCL编程语言并不是实际在FPGA上运行的语言，所以在实 际的FPGA运行速度并不理想。目前基于OpenCL编程实现的现有技术中，主要集中于FPGA 中DSP模块的加速，并没有对卷积神经网络算法进行整体实现和对底层硬件描述语言的优 化，不能充分的利用FPGA的计算资源，导致FPGA计算时间增加，加速效果不明显。

发明内容

本发明的目的在于提出一种基于FPGA加速的卷积神经网络实现方法，以通过硬件描述 语言对卷积神经网络进行整体实现，并对底层硬件描述语言的进行优化，充分利用FPGA运 算资源，实现FPAG加速效果的最大化。

为实现上述目的，本发明的技术方案包括如下：

(1)参数处理:

1a)读取用户输入的图片和FPGA板子资源参数，该资源参数包括：图片大小N，总块ram资源S_sum，同步动态动态随机存取内存DDR3数目P和计算功能芯片DSP数目A；

1b)设计FPGA运算频率f，卷积核大小m、卷积层数J、通道数T、池化层数C、激活 函数层数E、多分类函数softmax层数G、softmax层输入数I_in、softmax层输出数I_out、全连 接层数Q、池化函数、激活函数；

1c)根据1a)读取的数据和1b)设计的参数，计算每层图片大小值集合X，最大卷积可并行数L，理论运算速度带宽D，理论数据传输带宽Z；

(2)计算图片分割的固定值：

2a)根据(1)中计算得到每层图片大小值集合X，计算每层图片大小公约数M；