[发明专利]一种基于有源电感变压器的电流模锁相环结构

说明书

本发明公开了一种基于有源电感变压器的电流模锁相环结构。包括鉴频鉴相器、有源电感变压器、有源电感振荡器、差分转单端电路、输出信号缓冲器和多模分频器，鉴频鉴相器通过比较参考频率和分频信号产生电压信号，流经滤波器电阻之后被转化为控制电流信号，有源电感变压器协同电阻对控制电流进行滤波，控制后级的有源电感振荡器工作输出高频信号，多模分频器对高频信号降频产生分频信号传输到鉴频鉴相器，从而使整体电路完成锁定的功能。本发明中的电流模锁相环结构中的电感均为有源电感结构来替换传统的片上电感结构，能极大的节省片上无源器件的面积，使环路滤波不再受电源电压和有源电感输出电压的限制，同时大幅节省芯片制造成本。

技术领域

本发明涉及电子电路计数领域，更具体的说，是涉及了一种基于有源电感变压器的电流模锁相环结构。

背景技术

目前，在设计锁相环频率综合器的结构时，通常采用的是由无源器件构成的电阻电容滤波器，来对鉴频鉴相器产生的控制电压进行滤波处理，使其能够控制后级的带无源电感的振荡器进行振荡，产生所需要的频率信号，并通过分频器降频后的反馈比较，完成整个环路的锁定功能，然而，在集成电路中使用片上电容和片上电感这些无源器件会占用大量的芯片面积，增加芯片制造的成本，此外，直接对控制电压信号进行滤波的操作受到了电源电压范围的限制。

对于上述的问题，也有一些设计考虑使用有源器件去替换电路中无源器件来节省面积，但一般都是直接使用有源电感进行设计，由于有源电感的电感值较小且品质因数不高，容易使电路受到有源电感输出电压范围的限制，整体环路的性能也难以满足实际设计的需要。

发明内容

鉴于上述问题的存在，本发明所提供一种基于有源电感变压器的电流模锁相环结构，以解决无源器件占用大量芯片面积、增加芯片制造成本、传统方案受电源电压范围和有源电感输出电压范围限制等问题。

本发明采用的技术方案是：

本发明包括鉴频鉴相器、两个有源电感变压器、有源电感振荡器、多模分频器和输出信号缓冲器；鉴频鉴相器的输入端连接外部的参考信号和多模分频器的输出端，鉴频鉴相器的输出端经两个有源电感变压器连接到有源电感振荡器的输入端，有源电感振荡器输出端分别连接到多模分频器和输出信号缓冲器的输入端，输出信号缓冲器输出端输出差分信号。

所述的鉴频鉴相器，其输入端接外部的参考频率信号FREF和来自多模分频器输出端的分频信号FDIV，比较两路输入信号相位差输出四路控制电压信号。

所述的两个有源电感变压器，分别为正相有源电感变压器和反相有源电感变压器，分别各自对鉴频鉴相器的两路控制电压信号进行滤波处理并后差分输出差分控制电压信号VTP和VTN，正相有源电感变压器的两输入端与鉴频鉴相器的两路正相控制电压信号UPP和DNP相连，反相有源电感变压器的两输入端与鉴频鉴相器的两路反相控制电压信号UPN和DNN相连。

所述的有源电感振荡器，接收两个有源电感变压器滤波处理后差分输出的差分控制电压信号，经振荡处理后输出两路相位相反的高频差分信号VOP和VON。

所述的多模分频器，对有源电感振荡器输出的两路高频差分信号VOP和VON进行降频处理，降频后的信号作为连接到鉴频鉴相器输入端的分频信号FDIV。

所述的输出信号缓冲器，将有源电感振荡器输出的两路高频差分信号VOP和VON进行驱动性能增强处理后输出两路差分信号FOP和FON。

所述的有源电感变压器采用三个电阻R1、R2、R3分别与三个有源电感L1、L2、L3串联的结构，输入电压信号施加在电阻R1和有源电感L1串联后的两端以及电阻R2和有源电感L2串联后的两端，电阻R3和有源电感L3串联，有源电感L1、L2和有源电感L3之间存在互感关系，使得输入电压信号经有源电感L1、L2互感传递到有源电感L3，有源电感L3感应出的电流信号流过电阻R3进而产生输出信号作为有源电感变压器的差分控制电压信号。