[发明专利]用于通过考虑后段制程来设计集成电路的方法和计算系统

说明书

提供了设计集成电路的计算机实现的方法和计算系统。一种根据本发明构思的设计集成电路的计算机实现的方法可以由处理器执行并且可以包括：针对限定所述集成电路的标准单元执行布置和路由(P&R)操作；从所述P&R操作的结果提取特征值；通过基于所提取的特征值确定分别对应于多个组的多个代表性特征值来产生物理感知批注文件；以及基于所产生的物理感知批注文件执行物理感知合成操作以从所述集成电路的输入数据产生网表。

相关申请的交叉引用

本申请要求2017年2月10日在韩国知识产权局提交的韩国专利申请号10-2017-0018764的优先权，所述申请的内容通过引用整体并入本文。

技术领域

本发明构思的实施例涉及集成电路，并且更具体地，涉及用于设计集成电路的计算机实施的方法和计算系统。

背景技术

可以基于标准单元来设计集成电路。确切地，可以根据限定集成电路的数据来布置标准单元，并且可以路由选择经布置的标准单元以产生集成电路的布局。随着半导体的制造工艺变得微细化，可以减小标准单元中的图案的大小和标准单元本身的大小。在这方面，路由拥塞和金属电阻可能会增加，因此在集成电路设计中与BEOL(Back-End-Of-Line，后段制程)有关的影响的重要性正在增加。

发明内容

本发明构思的一些实施例可以提供用于通过考虑后段制程(BEOL)来设计集成电路的计算机实现的方法和计算系统。

根据本发明构思的一些实施例，可以提供设计包括逻辑模块的集成电路的计算机实现的方法。方法可以由处理器执行。所述方法可以包括：针对限定集成电路的标准单元执行布置和路由(placement and routing，P&R)操作；从P&R操作的结果提取特征值；通过基于所提取的特征值确定分别对应于多组逻辑模块的多个代表性特征值来产生物理感知批注文件；以及基于所产生的物理感知批注文件执行物理感知合成操作以从集成电路的输入数据产生网表。

根据本发明构思的一些实施例，可以提供设计集成电路的计算机实现的方法。方法可以由处理器执行。所述可以包括：针对限定集成电路的多个标准单元执行第一布置和路由(P&R)操作；从第一P&R操作的结果提取时钟延迟信息和寄生分量信息中的至少一个；基于所提取的时钟延迟信息和寄生分量信息中的至少一个，执行物理感知合成操作以从集成电路的输入数据产生网表；以及根据所产生的网表，针对限定集成电路的多个标准单元执行第二P&R操作。

根据本发明构思的一些实施例，可以提供设计集成电路的计算机实现的方法。方法可以由处理器执行。所述方法可以包括：基于集成电路的网表执行第一P&R操作；以及从第一P&R操作的结果提取时钟延迟信息；以及基于网表和时钟延迟信息执行第二P&R操作，其中第二P&R操作的执行包括基于所提取的时钟延迟信息，布置限定集成电路的多个标准单元。

根据本发明构思的一些实施例，可以提供设计集成电路的计算机实现的方法。方法可以由处理器执行。所述方法可以包括：执行第一P&R操作以布置限定集成电路的第一多个标准单元；从第一P&R操作的结果提取时钟延迟信息；以及执行第二P&R操作以基于时钟延迟信息布置限定集成电路的第二多个标准单元。

附图说明

鉴于详细描述和附图，将更清楚地理解本发明构思。

图1是示出根据本发明构思的一些实施例的制造半导体器件的方法的操作的流程图。

图2是概念性地示出根据本发明构思的一些实施例的设计集成电路的方法的操作的框图。

图3是概念性地示出根据本发明构思的一些实施例的设计集成电路的方法的操作的框图。

图4是概念性地示出根据本发明构思的一些实施例的时钟延迟批注的框图。