[发明专利]基于负电容的场效应晶体管、生物传感器及其制备方法在审
申请号: | 201810007579.2 | 申请日: | 2018-01-04 |
公开(公告)号: | CN108231901A | 公开(公告)日: | 2018-06-29 |
发明(设计)人: | 高安然;韩清华;赵兰天;赵清太;李铁;王跃林 | 申请(专利权)人: | 中国科学院上海微系统与信息技术研究所 |
主分类号: | H01L29/78 | 分类号: | H01L29/78;H01L21/336;G01N27/414 |
代理公司: | 上海光华专利事务所(普通合伙) 31219 | 代理人: | 佟婷婷 |
地址: | 200050 *** | 国省代码: | 上海;31 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 场效应晶体管 铁电 漏区 源区 制备 生物传感器 电容 掺杂的 沟道区 传感灵敏度 导电层表面 介质层表面 铁电性材料 亚阈值摆幅 表面形成 电容集成 电容介质 沟道图形 降低器件 器件功率 无机铁电 传统的 导电层 底层硅 顶层硅 介质层 漏电极 埋氧层 氧化铪 栅电极 制作源 电极 衬底 半导体 离子 兼容 响应 | ||
本发明提供一种基于负电容的场效应晶体管、生物传感器及制备方法,场效应晶体管的制备包括:提供半导体衬底,包括底层硅、埋氧层以及顶层硅;定义出沟道图形及连接于两端的源区图形和漏区图形;向所述源区图形及所述漏区图形对应的位置进行性离子注入,形成沟道区以及源区和漏区;于沟道区的表面形成介质层;于介质层表面形成导电层,于导电层表面形成铁电掺杂的铁电性材料层;制作源电极、漏电极以及栅电极。通过上述方案,本发明将传统的场效应晶体管与铁电负电容集成,降低器件的亚阈值摆幅,提高传感灵敏度和响应速度,利于器件功率的降低,另外,本发明采用铁电掺杂的氧化铪作为铁电负电容介质,解决了无机铁电材料难以与CMOS工艺兼容的问题。
技术领域
本发明属于半导体器件制造技术领域,特别是涉及一种基于负电容的场效应晶体管、生物传感器及制备方法。
背景技术
21世纪的今天,科学技术已有了长足的发展,但是环境污染、食品污染、恶性疾病等依然严重威胁着人类的健康和生存。生化分子传感技术能够捕捉环境、食品和生物体内的信息,为环境监测、食品分析、临床医学诊断、生物医学研究等提供技术支持。
半导体场效应晶体管作为一种新型的半导体传感技术,具有灵敏度高、易于集成、成本低等优势,为生化分子的快速灵敏检测开辟一个全的途径。亚阈值摆幅(Sub-threshold Swing,SS)是半导体场效应晶体管传感器的一项重要指标,与器件的灵敏度,响应速度和功率直接相关,希望其越小越好。传统的MOSFET(Metal-Oxide-SemiconductorField-Effect Transistor)的SS受基本的物理原理限制,开关速率被限制在栅电压每变化60mV电流变化一个数量级,即普遍所说的60mV/dec的亚阈值摆幅限制。
为解决上述问题,研究人员提出了基于不同工作原理的多种新型器件,一种是电流机制与温度没有直接依赖特性的器件,另外一种是通过反馈或增益机制方法增强放大特性的器件。这两类器件可以分别称为以隧穿效应为基础的器件和以放大机制为基础的器件。
但是,目前它们大多存在一定的应用性问题:以隧穿机制为基础的器件有肖特基势垒MOSFET、FN隧穿晶体管和直接隧穿晶体管,肖特基势垒MOSFET和FN隧穿晶体管有非常差的漏电流特性;而直接隧穿晶体管由于需要足够薄的介质层以使源漏之间发生载流子隧穿,目前还无法实现实物器件的制备;以放大机制为基础的器件主要有部分耗尽的SOI晶体管,碰撞电离晶体管等,部分耗尽的SOI晶体管有回滞效应,即体内积累的空穴降低了器件的阈值电压,需要很长的时间才能复合掉这些空穴使器件回复到原来的阈值电压,碰撞电离晶体管的阈值电压不稳定,可靠性差,且需要很高的漏源电压。
因此,如何提供一种基于负电容的场效应晶体管结构、生物传感器及其制备方法,以解决现有技术中所存在的上述问题以及亚阈值摆幅高、灵敏度及响应速度低以及器件功率高的问题实属必要。
发明内容
鉴于以上所述现有技术的缺点,本发明的目的在于提供一种基于负电容的场效应晶体管结构、生物传感器及其制备方法,用于解决现有技术中亚阈值摆幅高、灵敏度及响应速度低以及器件功率高等问题。
为实现上述目的及其他相关目的,本发明提供一种基于负电容的场效应晶体管的制备方法,包括如下步骤:
1)提供一半导体衬底,所述半导体衬底包括底层硅、埋氧层以及顶层硅;
2)采用光刻工艺定义出沟道图形及连接于所述沟道图形两端的源区图形和漏区图形;
3)将所述沟道图形、源区图形以及漏区图形转移至所述顶层硅上,并向所述源区图形及所述漏区图形对应的位置进行性离子注入,以形成沟道区以及分别连接于所述沟道区两端的源区和漏区;
4)于所述沟道区的表面形成介质层;
5)于所述介质层表面形成导电层,于所述导电层表面形成铁电掺杂的铁电性材料层;
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于中国科学院上海微系统与信息技术研究所,未经中国科学院上海微系统与信息技术研究所许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201810007579.2/2.html,转载请声明来源钻瓜专利网。
- 上一篇:一种功率半导体器件及其制备方法
- 下一篇:具有串联槽栅结构的多叠层功率器件
- 同类专利
- 专利分类