[发明专利]移位寄存器单元及其驱动方法、栅极驱动电路和显示装置

说明书

技术领域

本发明涉及显示技术领域，尤其涉及一种移位寄存器单元及其驱动方法、栅极驱动电路和显示装置。

背景技术

TFT-LCD(Thin Film Transistor Liquid Crystal Display，薄膜晶体管-液晶显示器)技术中，为了实现低成本和窄边框，通常采用GOA(英文全称：Gate driver On Array，中文名称：栅极驱动电路集成在基板上)技术，即将栅极驱动电路通过薄膜晶体管工艺集成在面板内部，从而实现窄边框和降低IC(英文全称：Integrated Circuit，中文名称：集成电路)及装配成本等优势。

在设计GOA电路时，需要重点考虑GOA电路中各个薄膜晶体管的栅极偏压时间，防止阈值电压漂移(Vth shift)过大易导致电路失效，进而导致GOA电路的工作寿命降低，使得GOA电路的稳定性差。从显示器的应用方面考虑，GOA电路的高寿命、低功耗、高稳定性是目前TFT-LCD技术的发展趋势。

发明内容

本发明的实施例提供一种移位寄存器单元及其驱动方法、栅极驱动电路和显示装置，用于同时解决现有GOA电路的稳定性差、工作寿命短和功耗大的问题。

为达到上述目的，本发明的实施例采用如下技术方案：

本发明实施例的第一方面，提供一种移位寄存器单元，包括：上拉控制模块、上拉模块、下拉控制模块、下拉模块、复位模块、以及M个去噪模块，其中M为整数，M≥1；上拉控制模块连接信号输入端和上拉节点，用于在所述信号输入端的控制下，将所述上拉节点的电位上拉至所述信号输入端；所述上拉模块连接所述上拉节点、时钟信号端和信号输出端，用于在所述上拉节点的控制下，将所述时钟信号端的信号输出至所述信号输出端；所述下拉控制模块连接第一控制端、下拉节点、第一电压端和所述上拉节点，用于在所述上拉节点的控制下，将所述下拉节点的电位下拉至所述第一电压端，或者，用于在所述第一控制端的控制下，将所述第一控制端的电压输出至所述下拉节点；所述下拉模块连接所述下拉节点、所述上拉节点、所述第一电压端和所述信号输出端，用于在所述下拉节点的控制下，将所述上拉节点和所述信号输出端的电位下拉至所述第一电压端；每个所述去噪模块连接第二控制端、所述上拉节点、所述信号输出端和所述第一电压端，用于在所述第二控制端的控制下，将所述上拉节点和所述信号输出端的电位下拉至所述第一电压端；所述复位模块连接复位信号端、所述第一电压端和所述上拉节点，用于在所述复位信号端的控制下，将所述上拉节点的电位下拉至所述第一电压端。

可选的，所述上拉控制模块包括第一晶体管；所述第一晶体管的栅极和第一极连接所述信号输入端，第二极连接所述上拉节点。

可选的，所述上拉模块包括第二晶体管和第一电容；所述第二晶体管的栅极连接所述上拉节点，第一极连接所述时钟信号端，第二极连接所述信号输出端；所述第一电容的一端连接所述上拉节点，另一端连接所述信号输出端。

可选的，所述下拉控制模块包括第三晶体管、第四晶体管、第五晶体管和第六晶体管；所述第三晶体管的栅极和第一极连接所述第一控制端，第二极连接所述第四晶体管的栅极和所述第五晶体管的第一极；所述第四晶体管的第一极连接所述第一控制端，第二极连接所述下拉节点；所述第五晶体管的栅极连接所述上拉节点，第二极连接所述第一电压端；所述第六晶体管的栅极连接所述上拉节点，第一极连接所述下拉节点，第二极连接所述第一电压端。

可选的，所述下拉模块包括第七晶体管和第八晶体管；所述第七晶体管的栅极连接所述下拉节点，第一极连接所述上拉节点，第二极连接所述第一电压端；所述第八晶体管的栅极连接所述下拉节点，第一极连接信号输出端，第二极连接所述信号输出端。

可选的，每个所述去噪模块包括第九晶体管和第十晶体管；所述第九晶体管的栅极连接所述第二控制端，第一极连接所述上拉节点，第二极连接所述第一电压端；所述第十晶体管的栅极连接所述第二控制端，第一极连接信号输出端，第二极连接所述第一电压端。

可选的，所述复位模块包括第十一晶体管；所述第十一晶体管的栅极连接所述复位信号端，第一极连接所述上拉节点，第二极连接所述第一电压端。

本发明实施例的第二方面，提供一种如第一方面所述的移位寄存器单元的驱动方法，在一图像帧内，所述驱动方法包括：

输入阶段，上拉控制模块在信号输入端的控制下，将上拉节点的电位上拉至信号输入端；下拉控制模块在所述上拉节点和第一控制端的控制下，将下拉节点的电位下拉至第一电压端；