[发明专利]一种基于FPGA的QSPI隔离驱动装置

说明书

本发明公开了一种基于FPGA的QSPI隔离驱动装置。它包括FPGA芯片，所述FPGA芯片具有D0‑D3端口、CLK端口和CS端口，所述FPGA芯片的D0‑D3端口连接有用于数据输出隔离的第一磁隔离电路和用于数据输入隔离的第二磁隔离电路，所述第一磁隔离电路和第二磁隔离电路的另一端连接保护电路，所述FPGA芯片的CLK端口和CS端口连接有第三磁隔离电路，第三磁隔离电路另一端连接所述保护电路。本发明利用多个磁隔离电路来实现信号和电源及双向数据的隔离，减弱或消除外界及系统内部间的干扰，提高数据传输的准确性和系统工作的稳定性，使数据的传输效率更快。

技术领域

本发明属于通信技术领域，具体涉及一种基于FPGA的QSPI隔离驱动装置，特别是一种应用在基于FPGA来实现QSPI串行通信和抗干扰要求较高的场合中的装置。

背景技术

QSPI是Queued SPI的简写，是Motorola公司推出的SPI接口的扩展，具有队列串行外围接口协议，即QSPI协议。QSPI为四位数据线传输，传输速率大大提高，QSPI接口的端口包括CLK、CS、DQ0、DQ1、DQ2和DQ3，其中DQ0～DQ3是双向传输的。

QSPI的通信技术对环境要求较高，而工业现场环境复杂恶劣，干扰源众多，应用时需与外部设备的接口进行隔离，以免影响到外部接口的工作状态。传统的隔离方案一般是基于SPI的隔离装置，而没有QSPI的隔离装置，SPI的数据传输是单向的，QSPI的数据传输是双向的，在同等速率下ISPI的传输效率较低，基于SPI的隔离装置无法应用到QSPI通信中。

发明内容

本发明的目的就是为了解决上述背景技术存在的不足，提供一种隔离效果好、抗干扰能力强的基于FPGA的QSPI隔离驱动装置。

本发明采用的技术方案是：一种基于FPGA的QSPI隔离驱动装置，包括FPGA芯片，所述FPGA芯片具有D0-D3端口、CLK端口和CS端口，所述FPGA芯片的D0-D3端口连接有用于数据输出隔离的第一磁隔离电路和用于数据输入隔离的第二磁隔离电路，所述第一磁隔离电路和第二磁隔离电路的另一端连接保护电路，所述FPGA芯片的CLK端口和CS端口连接有第三磁隔离电路，第三磁隔离电路另一端连接所述保护电路。

进一步地，所述第一磁隔离电路、第二磁隔离电路和第三磁隔离电路均为磁隔离芯片。

进一步地，所述D0-D3端口与第一磁隔离电路和第二磁隔离电路之间设有第一整形电路。

进一步地，所述第一整形电路包括设置于第一磁隔离电路输入端的多个第一限流电阻和设置于第二磁隔离电路输出端的多个第一整形电阻。

进一步地，所述第一磁隔离电路和第二磁隔离电路与保护电路之间设有第二整形电路。

进一步地，所述第二整形电路包括设置于第一磁隔离电路输出端的多个第二整形电阻和设置于第二磁隔离电路输入端的多个第二限流电阻。

进一步地，所述FPGA芯片具有连接上层控制设备的网口。

进一步地，所述保护电路包括静电保护电路和浪涌保护电路，所述静电保护电路的输入端分别连接所述第一磁隔离电路、第二磁隔离电路和第三磁隔离电路的另一端，静电保护电路的输出端连接浪涌保护电路的输入端。

更进一步地，所述保护电路的输出端具有连接外部设备的输出接口，输出接口包括CLK接口、CS接口和D0-D3接口。

本发明的有益效果是：利用多个磁隔离电路来实现信号和电源及双向数据的隔离，减弱或消除外界及系统内部间的干扰，提高数据传输的准确性和系统工作的稳定性，使数据的传输效率更快；利用整形电路减弱信号间的相互影响，通过网口与上层相连，从而来控制多个装置实现并行传输，提高工作效率；利用保护电路可以有效的防止雷击和防止静电，从而保护装置不被损坏。

附图说明