[发明专利]一种相位插值器和相位插值器的控制方法

说明书

本发明公开了一种相位插值器和相位插值器的控制方法，相位插值器包括：编码电路；与所述编码电路相连的时钟混频器；设置在所述时钟混频器的输出端的均衡模块，用于在所述编码电路控制所述时钟混频器切换当前相位时将所述时钟混频器的当前输出时钟信号均衡至预设增益，以使得所述当前输出时钟信号对应的翻转时间点在目标输出时钟信号对应的翻转时间点的预设范围内，其中，所述目标输出时钟信号为所述时钟混频器切换相位后的理想输出时钟信号，由此可见，本申请可以通过均衡模块来减少相位插值器切换过程中出现的毛刺，使得切换过程更加平顺，减小了误码的风险。

技术领域

本发明涉及相位插值器技术领域，更具体的说是涉及一种相位插值器和相位插值器的控制方法。

背景技术

相位插值器为一种能够将频率相同相位不同的两个周期性的输入时钟信号按比例混合产生的一个频率相同但相位介于两者之间的输出时钟信号的器件，在实际应用中，具有对其进行档位切换的需求。

具体的，相位插值器包括编码电路以及与编码电路相连的时钟混频器，当需要进行档位切换时，编码电路可以通过输出权重控制信号使得时钟混频器的输出相位由当前相位当前或向后切换某一步长。

然后由于混频器本身特性的影响，会使得相位插值器的输出时钟信号出现毛刺，而切换步长越大该毛刺现象越严重，从而增加误码风险。

发明内容

有鉴于此，本发明提供一种相位插值器，以解决上述技术问题。

为实现上述目的，本发明提供如下技术方案：

一种相位插值器，包括：

编码电路；

与所述编码电路相连的时钟混频器；

设置在所述时钟混频器的输出端的均衡模块，用于在所述编码电路控制所述时钟混频器切换当前相位时将所述时钟混频器的当前输出时钟信号均衡至预设增益，以使得所述当前输出时钟信号对应的翻转时间点在目标输出时钟信号对应的翻转时间点的预设范围内，其中，所述目标输出时钟信号为所述时钟混频器切换相位后的理想输出时钟信号。

优选的，所述均衡模块用于在所述编码电路控制所述时钟混频器由当前相位向前切换第一步长至第一相位时，具有第一频率以及第一增益。

优选的，所述均衡模块用于在所述编码电路控制所述时钟混频器由当前相位向后切换第二步长至第二相位时，具有第二频率以及第二增益。

优选的，所述第一频率的计算公式如下：

其中，f_t1为所述第一频率，f₀为所述相位插值器的工作时钟频率，Δθ1为所述第一步长；

所述第一增益为所述时钟混频器由当前相位向前切换所述第一步长时的衰减系数。

优选的，所述第二频率的计算公式如下：

其中，f_t2为所述第二频率，f₀为所述相位插值器的工作时钟频率，Δθ2为所述第二步长；

所述第二增益为所述时钟混频器由当前相位切换所述第二步长时的衰减系数。

优选的，所述时钟混频器包括第一权重单元、第二权重单元、与所述第一权重单元和所述第二权重单元相连的第一负载单元和第二负载单元；

所述均衡模块包括第一均衡子模块和第二均衡子模块，所述第一均衡子模块包括所述第一负载单元，所述第二均衡子模块包括所述第二负载单元。

优选的，所述时钟混频器包括第一权重单元、第二权重单元、与所述第一权重单元和所述第二权重单元相连的第一负载单元和第二负载单元；