[发明专利]移位寄存器及其驱动方法、栅极驱动电路

权利要求书

1.一种移位寄存器，其特征在于，包括：

输入单元；

第一输出部，包括第一上拉单元、第一输出单元、第一下拉单元、开关单元；

所述第一上拉单元栅极与输入单元输出极电连接，所述第一下拉单元用于对第一输出单元的电位下拉，所述第一输出单元的栅极、所述开关单元的栅极受控于第一上拉单元输出极，所述开关单元的输入极与第一输出单元的输出极电连接；

第二输出部，包括第二上拉单元、第二输出单元、第二下拉单元；

所述第二上拉单元输入极与所述开关单元输出极电连接，所述第二输出单元栅极受控于第二上拉单元输出极，所述第二下拉单元用于对第二输出单元的电位下拉；

输入单元栅极与第一时钟信号接入端CLK1电连接，输入单元输入极与启动信号输入端STV电连接；

所述第一上拉单元输入极与第二时钟信号接入端CLK2电连接；

所述第一下拉单元的栅极与第三时钟信号接入端CLK3电连接；

所述第二上拉单元栅极与第三时钟信号接入端CLK3电连接；

所述第二下拉单元栅极与第一时钟信号接入端CLK1电连接；

所述输入单元包括第一开关晶体管、第二开关晶体管；

第一开关晶体管第一极与启动信号输入端电连接，第一开关晶体管第二极与第二开关晶体管第一极电连接，第二开关晶体管第二极与第一上拉单元栅极电连接，第一开关晶体管栅极、第二开关晶体管栅极均连接第一时钟信号接入端；

漏电限制开关单元，漏电限制开关单元栅极与所述第一上拉单元栅极电连接，漏电限制开关单元第一极与第一开关晶体管第二极电连接，漏电限制开关单元第二极与第二时钟信号接入端或所述第一上拉单元栅极或高电平电源端电连接；

所述第一下拉单元包括第三开关晶体管、第四开关晶体管；

第三开关晶体管栅极、第四开关晶体管栅极受控于第三时钟信号接入端；

第三开关晶体管第一极与第一上拉单元栅极电连接，第三开关晶体管第二极与第四开关晶体管第一极电连接，第四开关晶体管第二极接低电平电源端；

漏电限制开关单元第一极与第三开关晶体管第二极电连接；

所述第一下拉单元包括第五开关晶体管；

第五开关晶体管第一极与第一上拉单元栅极电连接，第五开关晶体管第二极与接低电平电源端，第五开关晶体管栅极与第三时钟信号接入端电连接。

2.根据权利要求1所述的移位寄存器，其特征在于，

所述第二下拉单元包括第六开关晶体管、第七开关晶体管；

第六开关晶体管第一极与第二上拉单元输入极电连接，第六开关晶体管第二极与第七开关晶体管第一极电连接，第七开关晶体管第二极接低电平电源端；

漏电限制开关单元第一极与第六开关晶体管第二极电连接。

3.根据权利要求1所述的移位寄存器，其特征在于，

所述第一上拉单元包括第八晶体管、第一电容；

第八晶体管第一极与第二时钟信号接入端电连接，第八晶体管第二极与第一电容第一极电连接，第一电容第二极与第八晶体管栅极电连接。

4.根据权利要求1所述的移位寄存器，其特征在于，

所述第二输出单元包括第九晶体管、第二电容；

第九晶体管第一极连接高电平电源端，第九晶体管第二极电连接第二电容第一极，第二电容第二极电连接第九晶体管栅极。

5.一种栅极驱动电路，其特征在于，包括：

多个级联的移位寄存器，所述移位寄存器采用上述权利要求1-4中任一所述移位寄存器。

6.一种上述权利要求1-4中任一所述移位寄存器的驱动方法，其特征在于，包括：

写入阶段，第一时钟信号接入端输入高电平，启动信号输入端输入高电平，输入单元导通，输入单元输出极向第一上拉单元栅极输出输入启动信号，第二下拉单元导通，第二下拉单元对第二输出单元电位下拉；

第一输出阶段，第一时钟信号接入端输入低电平，输入单元截止，第二时钟信号接入端输入高电平，第三时钟信号接入端输入低电平，第二上拉单元截止，第一上拉单元导通，第一上拉单元输出极输出高电平，第一输出单元受控于第一上拉单元输出极输出的高电平输出第一输出信号，开关单元受控于第一上拉单元输出极输出的高电平导通，开关单元的输入极接入第一输出单元输出的第一输出信号；

第二输出阶段，第二时钟信号接入端输入低电平，第一上拉单元截止，第三时钟信号接入端输入高电平，第二上拉单元导通，第二上拉单元输出极输出第二上拉单元输入的所述第一输出信号，第二输出单元受控于第二上拉单元输出极输出的第一输出信号输出第二输出信号，第一下拉单元导通，对第一输出单元的电位下拉；

下拉阶段，第三时钟信号接入端输入低电平，第二上拉单元截止，第一时钟信号接入端输入高电平，第二下拉单元导通，对第二输出单元的电位下拉。