[发明专利]移位寄存器单元、栅极驱动电路、显示装置

权利要求书

1.一种移位寄存器单元，其特征在于，所述单元包括：级联输入模块、级联输出模块、级联复位模块、驱动输出模块、驱动复位模块和下拉模块；

所述级联输入模块连接级联信号输入端和上拉节点，用于响应于所述级联信号输入端接收到的级联信号，将所述级联信号提供给所述上拉节点；所述上拉节点为所述级联输入模块和所述驱动输出模块之间的连接点；

所述驱动输出模块连接所述上拉节点、时钟信号输入端和驱动信号输出端，用于响应于所述上拉节点的电压信号，将所述时钟信号输入端接收的时钟信号提供给所述驱动信号输出端；

所述驱动复位模块连接第三电源端、驱动信号复位端和所述驱动信号输出端，用于响应于所述驱动信号复位端接收到的电压信号，将所述第三电源端接收的第三电压信号提供给所述驱动信号输出端；

所述级联复位模块连接级联信号复位端、所述上拉节点和第二电源端，用于响应于所述级联信号复位端接收到的电压信号，将所述第二电源端接收的第二电压信号提供给所述上拉节点，以使所述级联输出模块响应于所述上拉节点的电压信号输出所述第二电压信号；

所述下拉模块连接所述上拉节点、第一电源端、所述第二电源端和下拉节点，用于响应于所述上拉节点的电压信号，将所述第一电源端接收的第一电压信号或者所述第二电压信号提供给所述下拉节点；所述下拉节点为所述下拉模块和所述级联输出模块之间的连接点；

所述级联输出模块连接所述上拉节点、所述下拉节点、所述时钟信号输入端、所述第二电源端和级联信号输出端电连接，用于响应于所述上拉节点和所述下拉节点的电压信号，将所述第二电压信号或者所述时钟信号提供给所述级联信号输出端；

所述单元还包括除噪模块；所述除噪模块连接所述上拉节点、所述第二电源端和除噪信号输入端，用于响应于所述除噪信号输入端接收的除噪信号，将所述第二电压信号提供给所述上拉节点；

所述第二电源端和所述第三电源端接收的电压信号与移位寄存器单元中晶体管的阈值电压相关。

2.根据权利要求1所述的移位寄存器单元，其特征在于，所述级联输入模块包括第一晶体管；所述第一晶体管的控制极与第一极连接至所述级联信号输入端，所述第一晶体管的第二极连接所述上拉节点。

3.根据权利要求1所述的移位寄存器单元，其特征在于，所述驱动输出模块包括第二晶体管和电容；所述电容串接在所述上拉节点和所述驱动信号输出端之间；所述第二晶体管的控制极连接所述上拉节点，第一极连接所述时钟信号输入端，第二极连接所述驱动信号输出端。

4.根据权利要求1所述的移位寄存器单元，其特征在于，所述驱动复位模块包括第三晶体管；所述第三晶体管的控制极连接所述驱动信号复位端，第一极连接与所述驱动信号输出端，第二极连接所述第三电源端。

5.根据权利要求1所述的移位寄存器单元，其特征在于，所述级联复位模块包括第四晶体管；所述第四晶体管的控制极连接所述级联信号复位端，第一极连接所述上拉节点，第二极连接所述第二电源端。

6.根据权利要求1所述的移位寄存器单元，其特征在于，所述级联输出模块包括第五晶体管和第六晶体管；

所述第五晶体管的控制极连接所述上拉节点，第一极连接所述时钟信号输入端，第二极连接所述级联信号输出端；

所述第六晶体管的控制极连接所述下拉节点，第一极连接所述级联信号输出端，第二极连接所述第二电源端。

7.根据权利要求1所述的移位寄存器单元，其特征在于，所述下拉模块包括第七晶体管和第八晶体管；

所述第七晶体管的控制极与第一极连接至所述第一电源端，第二极连接所述下拉节点；

所述第八晶体管的控制极连接所述上拉节点，第一极连接所述下拉节点，第二极连接所述第二电源端。

8.根据权利要求1所述的移位寄存器单元，其特征在于，所述单元还包括下拉增强模块，所述下拉增强模块连接所述级联信号输入端、所述第二电源端和所述下拉节点，用于响应于所述级联信号，将所述第二电压信号提供给所述下拉节点。