[发明专利]用于算术递归的系统、装置和方法

说明书

本申请公开了用于算术递归的系统、装置和方法。例如，执行电路执行经解码的指令以将来自第一紧缩数据源操作数的最低有效紧缩数据元素位置的数据值广播到多个算术电路，并且对于第二紧缩数据源操作数的不同于最低有效紧缩数据元素位置的每个紧缩数据元素位置，对来自第二紧缩数据源操作数的该紧缩数据元素位置的数据值和来自第二紧缩数据源操作数的具有更低位置有效性的紧缩数据元素位置的所有数据值与来自第一紧缩数据源操作数的最低有效紧缩数据元素位置的经广播的数据值执行由指令定义的算术操作，并且将每个算术操作的结果存储在紧缩数据目的地操作数的与第二紧缩数据源操作数的最高有效紧缩数据元素位置对应的紧缩数据元素位置中。

技术领域

本发明的领域一般涉及计算机处理器架构，更具体地涉及在执行时导致特定结果的指令。

背景技术

应用和基准测试程序通常具有不能被向量化的递归循环，因为这种执行使得对循环的连续迭代的计算重叠，并且在一个迭代中计算的值不可用于后续迭代。以下是这种循环的示例：

for(i＝1...N)

a[i]＝a[i-1]+b[i]

这种循环存在于许多真实世界的应用中，诸如天气电码。

附图说明

在所附附图中以示例方式而非限制方式说明本发明，在附图中，类似的参考标号指示类似的元件，其中：

图1示出对算术递归指令的示例性执行；

图2示出对算术递归指令的示例性执行；

图3示出对算术递归指令的示例性执行；

图4(A)-(B)分别示出用于递归操作的先前方法以及利用本文详述的指令的实施例；

图5示出用于处理诸如算术递归指令的指令的硬件的实施例；

图6示出由处理器执行的用于处理算术递归指令的方法的实施例；

图7A-B是示出根据本发明的实施例的通用向量友好指令格式及其指令模板的框图；

图8A是示出根据本发明的实施例的示例性专用向量友好指令格式的框图；

图8B是示出根据本发明的一个实施例的构成完整操作码字段774的具有专用向量友好指令格式800的字段的框图；

图8C是示出根据本发明的一个实施例的构成寄存器索引字段744的具有专用向量友好指令格式800的字段的框图；

图8D是示出根据本发明的一个实施例的构成扩充操作字段750的具有专用向量友好指令格式800的字段的框图；

图9是根据本发明的一个实施例的寄存器架构900的框图；

图10A是示出根据本发明的实施例的示例性有序流水线以及示例性寄存器重命名的乱序发布/执行流水线两者的框图；

图10B是示出根据本发明的实施例的要包括在处理器中的有序架构核的示例性实施例和示例性的寄存器重命名的乱序发布/执行架构核的框图；

图11A-B示出更具体的示例性有序核架构的框图，该核将是芯片中的若干逻辑块之一(包括相同类型和/或不同类型的其他核)；

图12是根据本发明的实施例的可具有一个以上核、可具有集成存储器控制器、并且可具有集成图形器件的处理器1200的框图；

图13示出根据本发明的一个实施例的系统的框图；

图14是根据本发明的实施例的更具体的第一示例性系统的框图；

图15是根据本发明的实施例的更具体的第二示例性系统的框图；