[发明专利]子放大器、开关装置以及半导体装置

说明书

本发明提供一种子放大器、开关装置及半导体装置，通过使用单端信号线，能够在抑制芯片面积增加的同时，同时地读出或写入大量数据。子放大器(SAP)具有：解除一对局部布线(LIOT、LIOB)的预充电的第一预充电电路(110)；基于写入信号(WT)将写入数据反相并经由局部布线(LIOT、LIOB)的一方从主布线(MIOB)向读出放大器(SA)传输的局部反相驱动电路(120)；基于写入信号(WT)将写入数据经由局部布线(LIOT、LIOB)的另一方从主布线(MIOB)向读出放大器(SA)传输的局部非反相驱动电路(130)；以及基于读出信号(RT)将读出数据反相并从局部布线(LIOT、LIOB)的一方向主布线(MIOB)传输的主反相驱动电路(140)。

技术领域

本发明涉及一种子放大器(sub amplifier)、开关装置以及半导体装置。

背景技术

以往，已知有具有多个功能块的半导体装置。例如，提出了无需增大芯片面积就能够从一个块中读出大量数据的DRAM(Dynamic Random Access Memory：动态随机存取存储器)(例如，参照专利文献1)。此外，提出了改善内部数据传输速度的逻辑混载DRAM(例如，参照专利文献2)。

现有技术文献

专利文献

专利文献1：日本特开平6-36556号公报；

专利文献2：日本特开2001-67863号公报。

发明内容

发明要解决的课题

在专利文献1所公开的DRAM中，能够从读出放大器列中获取仅读出放大器的数量的数据。此外，能够共用写入和读出的数据线。另一方面，由于前提是选择数据线为互补信号的电路结构，所以在选择数据线传输单端信号的情况下不能进行写入。因此，不能将选择数据线用作单端信号线，不能削减选择数据线来缓和选择数据线的间距。

与此相对，在专利文献2所公开的逻辑混载DRAM中，与两个读出放大器电路对应地配置1条内部数据线。内部数据线是单端信号线，传输1位数据信号。像这样，通过使用单端信号线，能够传输大量的数据信号。由此，与使用互补信号的情况相比，能够缓和数据线的间距。只要能够在使用单端信号线的同时由其他结构构成半导体装置，则也是优选的。

本发明的目的在于，提供一种子放大器、开关装置以及半导体装置，通过使用单端信号线，能够在抑制芯片面积增加的同时，同时地读出或写入大量的数据。

用于解决课题的方案

本发明涉及一种子放大器，其经由列开关与读出放大器连接，并且与传输写入数据以及读出数据的主布线连接，所述子放大器具有：一对局部布线，其与所述读出放大器以及所述列开关连接；第一预充电电路，其与一对所述局部布线分别连接，在写入数据被写入和读出数据被读出时解除一对所述局部布线的预充电；局部反相驱动电路，其与一对所述局部布线的一方以及所述主布线连接，基于写入信号将写入数据反相并经由所述局部布线的一方从所述主布线向所述读出放大器传输；局部非反相驱动电路，其与一对所述局部布线的另一方以及所述主布线连接，基于写入信号将写入数据经由所述局部布线的另一方从所述主布线向所述读出放大器传输；以及主反相驱动电路，其与一对所述局部布线的一方以及所述主布线连接，基于读出信号将读出数据反相并从所述局部布线的一方向所述主布线传输。

此外，优选的是，所述第一预充电电路在从所述读出放大器读出高电平数据、且所述局部布线的一方的电位低于规定的值的情况下，将所述局部布线的一方的电位维持在预充电电位。

此外，优选的是，所述第一预充电电路在向保持有高电平的数据的所述读出放大器反相写入低电平的数据、且所述局部布线的另一方的电位低于规定的值的情况下，将所述局部布线的另一方的电位维持在预充电电位。