[发明专利]网络拓扑结构映射方法及装置、终端、存储介质

说明书

本申请提供了一种网络拓扑结构映射方法及装置、终端、存储介质，涉及网络技术领域，该方法包括：从预设的全网状网络结构集合中获取待处理的网络拓扑结构对应的目标全网状网络结构，目标全网状网络结构与至少两个不同的网络拓扑结构对应；根据目标全网状网络结构对待处理的网络拓扑结构进行拓扑映射得到第一映射拓扑结构；将目标全网状网络结构的代码写入可编程器件，并根据第一映射拓扑结构的信息配置目标全网状网络结构的各个节点以及各个链路的权值。本申请解决了网络拓扑结构映射方法的通用性较低的问题，有助于提高网络拓扑结构映射方法的通用性。

技术领域

本申请涉及网络技术领域，特别涉及一种网络拓扑结构映射方法及装置、终端、存储介质。

背景技术

软件定义网络(英文：Software Defined Network；简称：SDN)包括SDN控制器和由SDN控制器控制的多个交换机，多个交换机之间相互连接形成网络拓扑(英文：topo)结构，每个交换机可以称为一个节点，相互连接的两个节点之间形成链路，SDN控制器通过最短路径算法调用、网络拓扑结构更新等方式为经过SDN的业务数据计算最短路径，并控制位于最短路径上的交换机实现业务数据的转发，以均衡网络负载。其中，SDN控制器以应用程序的形式运行在终端上，终端的中央处理器(英文：Central Processing Unit；简称：CPU)在执行该应用程序时，实现以串行运算的方式计算最短路径的功能。但是，随着网络规模的扩大，SDN中的交换机越来越多，这使得基于串行运算的方式进行处理的CPU计算最短路径的时间复杂度(时间复杂度是用于衡量算法优劣的一个函数，它定量描述了算法的运行时间，时间复杂度越高，算法的运行时间越长)也越来越高，计算最短路径的耗时较长。

相关技术中，可以采用网络拓扑结构映射方法将网络拓扑结构映射到现场可编程门阵列(英文：Field-Frogrammable Gate Array；简称：FPGA)中，由FPGA为业务数据计算最短路径，由于FPGA以并行运算的方式进行数据处理，因此其计算最短路径的时间复杂度较低，计算最短路径的耗时较短。其中，相关技术中的网络拓扑结构映射方法具体包括：确定网络拓扑结构，根据网络拓扑结构编写FPGA代码，将编写的FPGA代码写入FPGA，并控制FPGA运行该FPGA代码，以在FPGA中构建网络拓扑结构，使得将网络拓扑结构映射到FPGA中。

在实现本申请的过程中，发明人发现相关技术至少存在以下问题：由于相关技术中的网络拓扑结构映射方法需要根据网络拓扑结构编写FPGA代码，因此需要为不同的网络拓扑结构编写不同的FPGA代码，该网络拓扑结构映射方法的通用性较低。

发明内容

为了解决网络拓扑结构映射方法的通用性较低，本申请提供了一种网络拓扑结构映射方法及装置、终端、存储介质。本申请的技术方案如下：

第一方面，提供一种网络拓扑结构映射方法，该网络拓扑结构映射方法可以由CPU来执行，该方法包括：

从预设的全网状网络结构集合中获取待处理的网络拓扑结构对应的目标全网状网络结构，全网状网络结构集合包括至少一个全网状网络结构，每个全网状网络结构与至少两个不同的网络拓扑结构对应，待处理的网络拓扑结构包括m个节点，目标全网状网络结构包括n个节点，n≥m＞1，且m和n均为整数；

根据目标全网状网络结构对待处理的网络拓扑结构进行拓扑映射，得到第一映射拓扑结构；

将目标全网状网络结构的代码写入可编程器件中，并根据第一映射拓扑结构的信息配置可编程器件中的目标全网状网络结构的各个节点以及各个链路的权值，其中，可编程器件包括FPGA。

本申请提供的网络拓扑结构映射方法，由于目标全网状网络结构与至少两个不同的网络拓扑结构对应，且可以将目标全网状网络结构的代码写入可编程器件中，因此可以针对不同的网络拓扑结构编写相同的代码，有助于提高网络拓扑结构映射方法的通用性。