[发明专利]用于矩阵加法、减法和乘法的系统、方法和装置

权利要求书

1.一种处理器，包括：

解码电路，所述解码电路用于对具有用于操作码、第一源矩阵操作数标识符、第二源矩阵操作数标识符和目标矩阵操作数标识符的字段的指令进行解码；以及

执行电路，所述执行电路用于执行经解码的指令以针对所标识的第一源矩阵操作数的每个数据元素位置进行如下操作：

将该数据元素位置处的第一数据值与所标识的第二源矩阵操作数的对应数据元素位置处的第二数据值相加，并且

将所述相加的结果存储到所标识的目标矩阵操作数的对应数据元素位置中。

2.根据权利要求1所述的处理器，其中，所述第一源矩阵操作数是压缩数据寄存器并且所述第二源矩阵操作数是存储器位置。

3.根据权利要求1所述的处理器，其中，所述第一源矩阵操作数是压缩数据寄存器并且所述第二源矩阵操作数是压缩数据寄存器。

4.根据权利要求1所述的处理器，其中，所述执行电路包括多个融合乘法加法器。

5.根据权利要求1所述的处理器，其中，所述操作码指示所述第一源矩阵操作数、所述第二源矩阵操作数和所述目标矩阵操作数中的每一个均包括半精度浮点值。

6.根据权利要求1所述的处理器，其中，所述操作码指示所述第一源矩阵操作数、所述第二源矩阵操作数和所述目标矩阵操作数中的每一个均包括单精度浮点值。

7.根据权利要求1所述的处理器，其中，当所述第一源矩阵操作数具有与所述第二源矩阵操作数不同数量的数据元素时生成故障。

8.根据权利要求1所述的处理器，其中，当与所述第一源矩阵操作数相关联的行数不同于与所述第二源矩阵操作数相关联的行数时生成故障。

9.根据权利要求1所述的处理器，其中，当与所述第一源矩阵操作数相关联的列数不同于与所述第二源矩阵操作数相关联的列数时生成故障。

10.根据权利要求1所述的处理器，其中，所述执行电路进一步检查指示矩阵运算模式是否激活的状态变量，并且其中，当确定了所述矩阵运算模式未激活时生成故障。

11.一种方法，包括：

对具有用于操作码、第一源矩阵操作数标识符、第二源矩阵操作数标识符和目标矩阵操作数标识符的字段的指令进行解码；以及

执行经解码的指令以针对所标识的第一源矩阵操作数的每个数据元素位置进行如下操作：

将该数据元素位置处的第一数据值与所标识的第二源矩阵操作数的对应数据元素位置处的第二数据值相加，并且

将所述相加的结果存储到所标识的目标矩阵操作数的对应数据元素位置中。

12.根据权利要求11所述的方法，其中，所述第一源矩阵操作数是压缩数据寄存器并且所述第二源矩阵操作数是存储器位置。

13.根据权利要求11所述的方法，其中，所述第一源矩阵操作数是压缩数据寄存器并且所述第二源矩阵操作数是压缩数据寄存器。

14.根据权利要求11所述的方法，其中，所述执行电路包括多个融合乘法加法器。

15.根据权利要求11所述的方法，其中，所述操作码指示所述第一源矩阵操作数、所述第二源矩阵操作数和所述目标矩阵操作数中的每一个均包括半精度浮点值。

16.根据权利要求11所述的方法，其中，所述操作码指示所述第一源矩阵操作数、所述第二源矩阵操作数和所述目标矩阵操作数中的每一个均包括单精度浮点值。

17.根据权利要求11所述的方法，其中，当所述第一源矩阵操作数具有与所述第二源矩阵操作数不同数量的数据元素时生成故障。