[发明专利]存储控制器、数据处理芯片及数据处理方法

权利要求书

1.一种存储控制器，其特征在于，包括处理器、存储器和通信接口；

所述处理器，用于通过所述通信接口获取待编码的K个数据chunk，并将所述K个数据chunk缓存入所述存储器，每个数据chunk包括R个数据块，R＝2^Q，Q和K均为正整数；

所述处理器，还用于执行所述存储器中的代码实现以下操作：

读取所述存储器中存储的所述K个数据chunk，根据校验矩阵和所述K个数据chunk生成第一校验chunk和第二校验chunk，每个校验chunk包括R个数据块；

其中，所述校验矩阵有2*R行，所述校验矩阵中第(k-1)*R+1列至第k*R列为所述K个数据chunk中第k个数据chunk的chunk列集合，K≥k≥1，所述校验矩阵中第K*R+1列至第(K+1)*R列为对应所述第一校验chunk的chunk列集合，所述校验矩阵中第(K+1)*R+1列至第(K+2)*R列为所述第二校验chunk的chunk列集合；

所述校验矩阵为标准校验矩阵或由标准校验矩阵执行N次调换操作后得到，N≥1，所述调换操作指将任意两个chunk列集合调换；

所述标准校验矩阵中，所述K个数据chunk中第k个数据chunk的chunk列集合由正对角矩阵和M_k构成，所述第一校验chunk的chunk列集合由正对角矩阵和M_K+1构成，所述第二校验chunk的chunk列集合由0矩阵和正对角矩阵构成，所述M_k和所述M_K+1为伽罗华域GF(2^R)中不同元素对应的二进制矩阵。

2.如权利要求1所述的存储控制器，其特征在于，所述处理器还用于，通过所述通信接口将所述K个数据chunk、所述第一校验chunk和所述第二校验chunk分别存入所述存储控制器所在的存储系统的K+2个存储介质中。

3.如权利要求2所述的存储控制器，其特征在于，所述处理器还用于，当所述K+2个存储介质中有存储介质损坏时，根据所述校验矩阵和所述K+2个存储介质中未损坏的存储介质上存储的数据chunk和所述第一校验chunk和所述第二校验chunk，恢复所述损坏的存储介质。

4.一种数据处理芯片，其特征在于，包括电路和读写接口；

所述电路用于，通过所述读写接口获取待编码的K个数据chunk，每个数据chunk包括R个数据块，R＝2^Q，Q和K均为正整数；

所述电路还用于，根据校验矩阵和所述K个数据chunk生成第一校验chunk和第二校验chunk，每个校验chunk包括R个数据块；

其中，所述校验矩阵有2*R行，所述校验矩阵中第(k-1)*R+1列至第k*R列为所述K个数据chunk中第k个数据chunk的chunk列集合，K≥k≥1，所述校验矩阵中第K*R+1列至第(K+1)*R列为对应所述第一校验chunk的chunk列集合，所述校验矩阵中第(K+1)*R+1列至第(K+2)*R列为所述第二校验chunk的chunk列集合；

所述校验矩阵为标准校验矩阵或由标准校验矩阵执行N次调换操作后得到，N≥1，所述调换操作指将任意两个chunk列集合调换；

所述标准校验矩阵中，所述K个数据chunk中第k个数据chunk的chunk列集合由正对角矩阵和M_k构成，所述第一校验chunk的chunk列集合由正对角矩阵和M_K+1构成，所述第二校验chunk的chunk列集合由0矩阵和正对角矩阵构成，所述M_k和所述M_K+1为伽罗华域GF(2^R)中不同元素对应的二进制矩阵。

5.如权利要求4所述的数据处理芯片，其特征在于，所述数据处理芯片运用于存储控制器中；

所述电路，还用于通过所述读写接口将所述K个数据chunk、所述第一校验chunk和所述第二校验chunk存入所述存储控制器的存储器中，以便所述存储控制器将所述K个数据chunk、所述第一校验chunk和所述第二校验chunk分别存入所述存储控制器所在的存储系统的K+2个存储介质中。