[发明专利]用于点积操作的系统、方法和装置有效
| 申请号: | 201780086894.2 | 申请日: | 2017-07-01 |
| 公开(公告)号: | CN110337635B | 公开(公告)日: | 2023-09-19 |
| 发明(设计)人: | R·凡伦天;D·鲍姆;Z·斯波伯;J·考博尔;E·乌尔德-阿迈德-瓦尔;B·L·托尔;M·J·查尼;M·阿德尔曼;B·泽维;A·海内克;S·卢巴诺维奇 | 申请(专利权)人: | 英特尔公司 |
| 主分类号: | G06F9/30 | 分类号: | G06F9/30 |
| 代理公司: | 上海专利商标事务所有限公司 31100 | 代理人: | 李炜;黄嵩泉 |
| 地址: | 美国加利*** | 国省代码: | 暂无信息 |
| 权利要求书: | 查看更多 | 说明书: | 查看更多 |
| 摘要: | |||
| 搜索关键词: | 用于 操作 系统 方法 装置 | ||
本文中详述的实施例涉及矩阵操作。例如,详述了对矩阵(片)点积操作的指令支持的实施例。示例性指令包括:计算有符号字的点积,并利用饱和累加在双字中;计算字节的点积,并利用饱和累加到双字中,其中,输入字节可以是有符号或无符号的,并且双字累加具有输出饱和;等等。
技术领域
本发明的领域总体上涉及计算机处理器架构,更具体地涉及矩阵操纵。
背景技术
在诸如机器学习和其他批量数据处理之类的许多计算任务中,矩阵正变得日益重要。
附图说明
在所附附图中以示例方式而非限制方式说明本发明,在附图中,类似的附图标记指示类似的要素,其中:
图1图示经配置的片(tile)的实施例;
图2图示矩阵存储的若干示例;
图3图示利用矩阵(片)操作加速器的系统的实施例;
图4和图5示出如何使用矩阵操作加速器来共享存储器的不同实施例;
图6图示使用片的矩阵乘法累加操作(“TMMA”)的实施例;
图7图示链式融合乘法累加指令的迭代的执行的子集的实施例;
图8图示链式融合乘法累加指令的迭代的执行的子集的实施例;
图9图示链式融合乘法累加指令的迭代的执行的子集的实施例;
图10图示链式融合乘法累加指令的迭代的执行的子集的实施例;
图11图示根据实施例的尺寸为2的幂的SIMD实现方式,其中,累加器使用比至乘法器的输入的尺寸大的输入尺寸;
图12图示利用矩阵操作电路的系统的实施例;
图13图示处理器核流水线的实施例,该处理器核流水线支持使用片的矩阵操作;
图14图示处理器核流水线的实施例,该处理器核流水线支持使用片的矩阵操作;
图15图示按行为主格式和列为主格式表达的矩阵的示例;
图16图示矩阵(片)的使用的示例;
图17图示矩阵(片)的使用的方法的实施例;
图18图示TILECONFIG指令的示例性执行;
图19(A)-图19(D)图示(多个)寄存器的示例;
图20图示将被支持的矩阵(片)的描述的实施例;
图21图示由处理器执行以处理TILECONFIG指令的方法的实施例;
图22图示使用存储器寻址来执行TILECONFIG指令的更详细的描述;
图23图示TILECONFIG指令的执行的示例性伪代码;
图24图示TILEDOTPRODUCT指令的示例性执行;
图25图示由处理器执行以处理矩阵(片)点积指令的方法的实施例;
图26图示与由处理器执行以执行TILEDOTPRODUCT指令的示例方法有关的附加细节;
图27A-图27G图示用于执行TILEDOTPRODUCT操作的示例方法;
图28(A)-图28(C)图示示例性指令格式;
图29是根据本发明的一个实施例的寄存器架构的框图;
图30A-图30B图示有序流水线和有序核;
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于英特尔公司,未经英特尔公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201780086894.2/2.html,转载请声明来源钻瓜专利网。
- 上一篇:一种数据存储方法及设备
- 下一篇:数据转换方法和装置





