[发明专利]利用催化层压体或粘合剂的集成电路晶片集成

说明书

催化层压体由树脂、纤维增强层和催化颗粒形成，使得催化颗粒被布置在整个催化层压体中，但从催化层压体的外表面被排除。催化层压体具有形成为制作单层或多层催化层压体印刷电路板的迹线通道和通孔。在层压体PCB中形成具有匹配集成电路垫的位置的位置的孔。集成电路被结合至催化层压体PCB，并且集成电路和层压体两者均经受无电电镀，从而将集成电路电连接至单层或多层催化层压体PCB。

发明领域

本发明涉及集成电路封装和集成电路至基板的附接。特别地，本发明涉及将集成电路芯片或集成电路管芯(die)电结合至催化层压体基板或催化粘合剂，以形成器件组件。

发明背景

电路的基本考量是回路的元件的互连。典型的现有技术互连技术是印刷电路板(PCB)，其中导电迹线(conductive trace)被印刷在层压体上，并且各个部件被安装在PCB上以提供电互连。一个基本考量是，虽然新一代的集成电路继续提供越来越精细的制造线宽(fabrication linewidth)(目前大约50nm)，但印刷电路板线宽保持大约5密耳间距(～125u)，比集成电路线宽粗2,500的因数。因此，芯片设计实践继续最大化芯片的复杂性和功能性，并且最小化离开芯片的输入/输出(I/O)线的数目。对于具有大量I/O连接(I/Oconnection)的芯片设计，使芯片I/O引脚(pin)适于PCB依然是未解决的问题，因为芯片特征大小(chip feature size)继续缩小，并且PCB线宽保持不变。

图1A示出球栅阵列(BGA，Ball Grid Array)封装101的侧视图，所述球栅阵列封装101已经被焊接至印刷电路板102，印刷电路板102具有一系列电连接至BGA封装101的球114的垫(pad)。BGA封装101包括芯片104，所述芯片104被安装至基板112，其中印刷线结合垫110在顶部上，并且BGA垫115的电迹线在下面。例如通过超声焊接，单独的线108从IC 104的垫106结合至基板112的结合垫110。可以使用粘合剂或其他技术将芯片104机械地附接至基板112，其中垫106从顶部可接近，如示出的。在将互连线108线结合(wire bond)在芯片104垫(chip pad)和基板112垫110之间之后，应用密封剂105例如环氧树脂，以保护芯片的顶部。在二次操作中，单独的球114在每个附接点115处被附接至基板112的底垫(bottompad)，使得在随后的操作期间，单独的球114在升高的温度回流(reflow)，以形成至电路板102的电连接。基板112可以是常规的印刷电路板，所述印刷电路板遵循5密耳(～125u)宽和5密耳(～125u)边缘间距(edge spacing)的典型PCB线宽，该PCB线宽用镀亮镍(nickelflash)或其他薄电镀(thin plating)使用印刷铜迹线(printed copper trace)在迹线上方形成，用于与管芯结合线108(die bond wire)的材料相容性，所述管芯结合线108可以是铝、金、银或铜。在现有技术集成电路中，单独的器件通过图案化的局部离子植入(patterned localized ion implantation)形成到芯片基板例如硅(Si)中，以实现掺杂以形成半导体器件，并且半导体器件使用一系列由铝或铜形成的金属互连件(metallicinterconnect)(金属化层)以及任选的中间绝缘层或屏障层来互连。芯片互连焊盘(chipinterconnect land)(或芯片互连垫)通常使用与层金属化相同的材料来提供，通常对于低复杂性/低密度芯片使用铝并且对于高复杂性/高密度芯片使用铜。

图1B示出图1A的俯视图，其中使用图1A的参考数字标识结构，如在整个本专利申请中进行的。