[发明专利]符号幅度加法器的溢出检测

权利要求书

1.一种电路，包括：

算术计算逻辑，被配置为加上或减去可变长度的操作数以产生以符号幅度数据格式的结果；

溢出检测器，提供指示所述结果是否符合指定的结果长度l的溢出信号，所述溢出检测器在所述算术计算逻辑产生所述结果之前，对所述操作数进行操作，以独立于所述算术计算逻辑产生的所述结果确定所述结果是否适合所述指定的结果长度l；

其中所述操作数包括操作数A和操作数B，并且所述算术计算逻辑被配置为加上可变长度的所述操作数，并且所述溢出检测器使用用于数字生成信号(g项)和数字传播信号(p项)，包括9填充的以下等式为操作数A和操作数B实现单独的进位树，并从g项和p项导出进位，所述溢出信号基于进位输出：

M(n-1,…,0)是位向量，如果kl则M(k)＝0，并且如果k＝l则M(k)＝1，其中：

数字k的g项：A(k)+B(k)+9*M(k)＝10，其中数字A(k)和B(k)以及潜在的9填充产生进位；以及

数字k的p项：A(k)+B(k)+9*M(k)＝9，数字k传播进位。

2.如权利要求1所述的电路，其中所述溢出检测器与所述算术计算逻辑并行地对所述操作数进行操作。

3.如权利要求1所述的电路，其中所述溢出检测器在所述算术计算逻辑产生以所述符号幅度数据格式的所述结果之前，或与所述算术计算逻辑产生以所述符号幅度数据格式的所述结果并行地提供所述溢出信号。

4.如权利要求1所述的电路，其中所述溢出检测器通过基于所述指定的结果长度l生成填充向量P来确定所述结果是否符合所述指定的结果长度，并且评估所述操作数和所述填充向量P的相应的加上或减去以确定是否存在进位输出，所述溢出信号基于所述进位输出。

5.如权利要求4所述的电路，其中所述操作数包括两个操作数，并且所述溢出检测器检查所述两个操作数和所述填充向量P的3路加上或减去的所述进位输出。

6.如权利要求4所述的电路，其中所述进位输出是n位加法器的，其中n大于指定的结果长度l，并且填充矢量P是通过填充所述指定的结果长度的左边的位产生的，其中所述结果长度的进位输出被传播到最左侧位置，以产生由所述溢出检测器检查的所述进位输出。

7.如权利要求1所述的电路，其中所述操作数是二进制编码的十进制格式，并且所述算术计算逻辑包括符号幅度加法器。

8.一种电路，包括：

算术计算逻辑，被配置为加上或减去可变长度的操作数以产生以符号幅度数据格式的结果；

溢出检测器，提供指示所述结果是否符合指定的结果长度l的溢出信号，所述溢出检测器在所述算术计算逻辑产生所述结果之前，对所述操作数进行操作，以独立于所述算术计算逻辑产生的所述结果确定所述结果是否适合所述指定的结果长度l；

其中所述操作数包括操作数A和操作数B，并且所述算术计算逻辑被配置为减去可变长度的所述操作数，并且所述溢出检测器使用用于数字生成信号(g项)和数字传播信号(p项)，包括使用10^l的填充的以下等式为操作数A和操作数B实现单独的进位树，其中l是指定的结果长度l：

M(n-1,…,0)是位向量，如果k！＝l，则M(k)＝0，如果k＝l，则M(k)＝1：

对于AB(A-B)：

数字k的g项：！A(k)+B(k)+1*M(k)＝16(数字A(k)和B(k)和潜在的1填充生成进位)，

数字k的p项：！A(k)+B(k)+1*M(k)＝15(数字k传播进位)；以及

对于B＝A(B-A)：

数字k的g项：A(k)+！B(k)+1*M(k)＝16(数字A(k)和B(k)和潜在的1填充生成进位)，

数字k的p项：A(k)+！B(k)+1*M(k)＝15(数字k传播进位)。