[发明专利]一种减少缓存中读/写竞争的方法和装置

说明书

本申请提供一种缓存，包括：存储一个或更多个标签地址的标签阵列；用于存储缓存控制信息的标签控制缓冲器；存储从存储装置获取的数据的数据阵列；以及，存储与写请求相关的信息的写缓冲器；其中，所述标签阵列被配置为独立于所述标签控制缓冲器访问，所述数据阵列被配置为独立于所述写缓冲器访问。

技术领域

本申请涉及计算机架构领域，更具体地，本申请涉及一种减少缓存中读/写竞争的方法和装置。

背景技术

易失性存储器，如动态随机访问存储器(DRAM)，能够为计算机处理器以合理的访问速度提供临时存储空间。易失性存储器可用于存储指令和数据，这些指令和数据同时可被提取到计算机处理器进行处理。计算机处理器还可以将处理的结果存储到易失性存储器中，以便后续处理。虽然DRAM提供了合理的访问速度，但是，随着计算机处理器处理速度不断提高以及由于摩尔定律需要DRAM的存储容量不断增加，内存访问延迟仍然是计算机处理器的瓶颈。因此，现有的计算机处理器通常部署一个包括缓存在内的分层存储系统，以达到加快内存访问速度的目的。

发明内容

本公开的实施例提供一种缓存。所述缓存包含：存储一个或更多个标签地址的标签阵列；用于存储缓存控制信息的标签控制缓冲器；存储从存储装置获取的数据的数据阵列；以及存储与写请求相关的信息的写缓冲器。所述标签阵列被配置为独立于所述标签控制缓冲器访问，所述数据阵列被配置为独立于所述写缓冲器访问。

本公开的实施例同时提供一种操作缓存的方法，所述缓存包括标签阵列、标签控制缓冲器、数据阵列以及写缓冲器。所述方法包括：接收包括写数据和存储地址的第一写请求；接收第二数据访问请求；根据所述存储地址确定标签地址；对标签阵列执行第一读操作以确定是否存在缓存命中；以及对确定存在缓存命中进行响应：对写缓冲器执行写操作以存储与所述第一写请求相关的信息以及写数据，对标签控制缓冲器执行写操作以更新存储的缓存控制信息；针对所述第二数据访问请求对所述标签阵列和所述数据阵列执行第二读操作；以及基于存储于所述写缓冲器中的所述写数据以及与所述第一写请求相关的信息对所述数据阵列的第一数据条目执行写操作。

本公开的实施例同时提供一种计算机系统。所述计算机系统包括硬件处理器以及与所述硬件处理器连接的分层存储系统，所述分层存储系统包括：动态随机访问存储装置以及缓存；所述缓存包括：被配置存储一个或更多个标签地址的标签阵列；被配置为存储缓存控制信息的标签控制缓冲器；被配置为存储从动态随机访问存储装置获取的数据的数据阵列；以及被配置为存储与来自硬件处理器的写请求相关的信息的写缓冲器；所述标签阵列被配置为独立于所述标签控制缓冲器被访问，并且所述数据阵列被配置为独立于所述写缓冲器被访问。

本公开的实施例另外提供一种缓存。所述缓存包括：被配置为存储一个或更多个标签地址以及缓存控制信息的标签阵列；被配置为存储从存储装置获取的数据的数据阵列；以及，被配置为存储与写请求相关的信息的写缓冲器；所述数据阵列被配置为独立于所述写缓冲器访问。

本公开的实施例另外提供一种操作缓存的方法，所述缓存包括标签阵列，数据阵列，以及写缓冲器。所述方法包括：接收包括第一数据和存储地址的第一写请求；基于所述存储地址确定标签地址；对所述标签阵列执行第一读操作以确定是否存在缓存命中；对确定存在缓存命中进行响应，对写缓冲器执行写操作以存储所述第一数据；对标签阵列执行写操作以更新存储的缓存控制信息；响应于确定满足预设条件，基于存储在所述写缓冲器的所述第一数据对所述数据阵列执行写操作。

所公开的实施例的附加目的和优点将部分地在以下描述中阐述，并且部分地将从描述中变的显而易见，或通过对实施例的实施而获得。本公开实施例的目的和优点可以通过在权利要求书中阐述的元素和组合而获得。

应当理解，在前述的一般描述以及下面的描述仅仅是示意性和解释性的，其并不对所公开的实施例及权利要求书构成限制。

附图说明

图1示出了本公开的实施例可以使用的计算机系统的示意图；