[发明专利]带有分段的板线的铁电随机存取存储器(FERAM)阵列

说明书

铁电随机存取存储器(FeRAM)阵列包括(a)共享第一板线和字线的FeRAM单元的第一部分；和(b)共享第二板线和字线的FeRAM单元的第二部分，其中第一板线和第二板线不电气连接，并且其中在任意给定时间处，仅FeRAM单元的第一部分或FeRAM单元的第二部分，而不是第一部分和第二部分两者，被选择用于读取操作。在FeRAM单元的每个部分中，板线选择单元将相应的板线连接到板线选择线。每个部分中的每个FeRAM单元通过在横向于该部分的字线的方向上延伸的一对位线被读取或写入，并且板线选择线沿着平行于位线的方向延伸。

技术领域

本发明涉及存储器电路。具体地，本发明涉及铁电随机存取存储器(FeRAM)阵列的有效组织。

背景技术

铁电随机存取存储器(FeRAM)单元使用铁电材料的存储器性质将数据存储在电容器中。图1(a)是示出FeRAM电路100的示意图。如图1(a)中所示，FeRAM电路100包括FeRAM单元的阵列。为了说明的目的，图1(a)的FeRAM阵列100由FeRAM单元101a和101b表示。FeRAM单元101a和101b一起存储一个数据位，该数据位以互补表示的形式被表示在两个FeRAM单元中。FeRAM电路100还包括感测放大器，其从FeRAM单元101a和101b接收数据信号，该FeRAM单元101a和101b通过互补的位线110a和110b表示存储的数据位。地址解码器电路(未示出)使得来自FeRAM单元101a和101b的数据信号能够在晶体管104和105呈现瞬时导通以均衡并放电位线110a和110b之后被置于位线110a和110b上。其后，晶体管108和109将感测放大器连接到电源电压Vcc和接地，从而激活由晶体管106a、106b、107a和107b形成的交叉耦合的反相器(inverters)，以检测并开发位线110a和110b上的数据信号。在所检测的信号稳定之后，结果(即，所检测的FeRAM单元101a和101b中的数据位)被锁存到数据缓冲器中。

FeRAM单元101a和101b各自包括铁电电容器(例如，铁电电容器102a)和由地址解码器通过字线选择信号WL可选择的选择晶体管(例如，选择晶体管103a)。图1(c)示出了图1(a)的FeRAM单元101a的铁电电容器102a和选择晶体管103a。如图1(c)中所示，当选择晶体管103a呈现导通时，铁电电容器102a连接在板线信号PL和位线信号BL之间。当编程电压VPP施加在板线信号PL和位线信号BL上时，铁电电容器被置于第一编程状态(“0”)，并且当编程电压-VPP施加在板线信号PL和位线信号BL上时，铁电电容器被置于第二编程状态(“1”)。这些状态可以持续一段时间(例如，从几秒到数十年)。编程状态持续的时间的长度取决于编程电压的幅度。