[发明专利]3D NAND制造中的阶梯封装

说明书

提供了用于在制造3D NAND结构期间在阶梯结构上沉积封装层以防止氧化物‑氧化物界面退化并防止字线穿通的方法和装置。封装层是在将氧化物沉积在阶梯结构上之前沉积在交替的氧化物层和氮化物层的阶梯结构上的含碳保形膜。

相关申请的交叉引用

本申请要求于2017年1月17日提交的名称为“STAIRCASE ENCAPSULATION IN 3DNAND FABRICATION”的美国专利申请No.15/408,291的权益，专利申请No.15/408,291要求于2016年11月23日提交的名称为“STAIRCASE ENCAPSULATION IN 3D NAND FABRICATION”的美国临时专利申请No.62/426,035，和2016年12月16日提交的名称为“STAIRCASEENCAPSULATION IN 3D NAND FABRICATION”的美国临时专利申请No.62/435,500的优先权，其全部内容通过引用并入本文并用于所有目的。

背景技术

半导体器件制造涉及闪存的制造。随着器件缩小，用于制造高效和多个存储器单元的结构用于最大化存储器设备中的存储器单元的密度。3D NAND技术通过在层中竖直堆叠存储器单元来解决与二维NAND技术相关的挑战。

发明内容

本文提供了用于处理半导体衬底的方法和装置。一个方面涉及一种处理半导体衬底以制造3D NAND结构的方法，所述方法包括：提供具有阶梯图案的交替的第一氧化物层和氮化物层的衬底；以及在所述阶梯图案上沉积第二氧化物之前，沉积含碳封装层以封装所述第一氧化物层和氮化物层两者。

在多种实施方案中，所述第二氧化物与所述含碳封装层的干法蚀刻选择比介于约2：1和约100：1之间。可以将所述含碳封装层沉积至介于约1nm和约250nm之间的厚度。

在多种实施方案中，所述含碳封装层包括选自由碳化硅、经氧掺杂的碳化硅、经氮掺杂的碳化硅，经硼和氮掺杂的碳化硅及其组合组成的组中的材料。

在多种实施方案中，所述含碳封装层通过以下步骤沉积：引入含硅和含碳前体；在远离容纳所述衬底的室的等离子体源中引入源气体；在所述等离子体源中从所述源气体产生所述源气体的一种或多种自由基；以及将所述源气体的所述一种或多种自由基引入所述衬底上，其中所述源气体的所述一种或多种自由基中的全部或基本上全部处于实质上的低能态，从而与所述含硅和含碳前体反应以形成所述含碳封装膜。

在一些实施方案中，通过原子层沉积来沉积所述含碳封装层。在一些实施方案中，通过化学气相沉积来沉积所述含碳封装层。

在一些实施方案中，所述含碳封装层防止在所述第一氧化物和所述第二氧化物之间的界面处的退化(degradation)。在多种实施方案中，所述第一氧化物层和氮化物层中的每一个的厚度介于约10nm和约100nm之间。

所述阶梯包括台阶，每个台阶包括一个氧化物层和一个氮化物层，其中每个台阶包括从相邻上覆的台阶的边缘向外延伸的垫板，所述垫板具有约150nm至约1000nm的宽度。

在多种实施方案中，所述方法还包括：在沉积所述含碳封装层之后，在所述阶梯图案上沉积所述第二氧化物；蚀刻所述阶梯图案中的竖直缝隙；相对于所述第一氧化物、所述第二氧化物和所述含碳封装层选择性地蚀刻所述氮化物层，以在所述第一氧化物层之间形成间隙；在所述第一氧化物层之间的所述间隙中沉积钨以形成钨字线；蚀刻所述第二氧化物以在所述第二氧化物中形成到达所述钨字线的竖直通孔，其中相对于所述含碳封装层选择性蚀刻所述第二氧化物；相对于所述第一氧化物、所述第二氧化物和所述钨字线选择性蚀刻所述封装层，以暴露在所述通孔底部的所述钨字线；以及在所述通孔中沉积钨以与所述钨字线形成钨互连。

在一些实施方案中，所述竖直通孔包括具有不同深度的通孔。所述竖直通孔可以具有介于约50nm与约500nm之间的关键尺寸。所述深度的范围可以介于约1微米至约12微米之间。