[发明专利]半导体器件和设计半导体器件的方法

权利要求书

1.一种半导体器件，该半导体器件包括：

半导体结构，该半导体结构包括形成具有载流子电荷的主载流子沟道的第一掺杂层；

第二掺杂层，该第二掺杂层形成具有与所述第一掺杂层的导电类型相同的导电类型，且具有载流子电荷的次载流子沟道，其中，所述第二掺杂层是δ掺杂层，该δ掺杂层具有4×10¹⁹cm^-3到6×10¹⁹cm^-3范围内的n型掺杂浓度；

势垒层，该势垒层隔着所述第二掺杂层接近所述半导体结构设置，其中，所述势垒层包括掺杂层，所述掺杂层具有与所述第二掺杂层的导电类型相反的导电类型；以及

一组电极，该一组电极提供和控制所述主载流子沟道和所述次载流子沟道中的载流子电荷。

2.根据权利要求1所述的半导体器件，其中，所述第二掺杂层是δ掺杂层，该δ掺杂层具有大于所述势垒层的所述掺杂层的掺杂浓度的n型掺杂浓度。

3.根据权利要求1所述的半导体器件，其中，所述第二掺杂层是δ掺杂层，该δ掺杂层具有大于所述第一掺杂层的掺杂浓度的n型掺杂浓度。

4.根据权利要求1所述的半导体器件，其中，所述第一掺杂层的厚度大于所述第二掺杂层的厚度。

5.根据权利要求1所述的半导体器件，其中，所述势垒层的所述掺杂层的厚度大于所述第二掺杂层的厚度。

6.根据权利要求1所述的半导体器件，其中，所述第二掺杂层被布置为离开所述主载流子沟道的载流子电荷10nm到30nm。

7.根据权利要求1所述的半导体器件，其中，所述主载流子沟道由未掺杂沟道层形成，所述未掺杂沟道层具有20nm到30nm的范围内的厚度。

8.根据权利要求1所述的半导体器件，其中，所述势垒层中的所述掺杂层的掺杂浓度处于5×10¹⁶cm^-3到5×10¹⁷cm^-3的范围内。

9.根据权利要求1所述的半导体器件，其中，所述势垒层包括具有100nm到200nm范围内的厚度的无意掺杂层，并且其中，所述无意掺杂层设置在第二掺杂层与所述掺杂层之间。

10.根据权利要求1所述的半导体器件，其中，所述半导体结构包括：

形成所述主载流子沟道和所述次载流子沟道的未掺杂沟道层；以及

未掺杂顶势垒层，所述第一掺杂层设置在所述未掺杂顶势垒层之间，所述未掺杂顶势垒层从所述第一掺杂层向所述主载流子沟道提供载流子电荷。

11.根据权利要求10所述的半导体器件，其中，所述未掺杂沟道层的材料和所述第二掺杂层的材料由相同材料形成。

12.根据权利要求1所述的半导体器件，其中，所述半导体结构是半导体异质结构，所述半导体异质结构包括III-V族沟道层和具有所述第一掺杂层的III-V族势垒层，其中，所述III-V族势垒层的带隙大于所述III-V族沟道层的带隙，使得载流子电荷从所述III-V族势垒层的所述第一掺杂层提供给所述III-V族沟道层。

13.根据权利要求12所述的半导体器件，其中，所述III-V族沟道层的材料包括氮化镓(GaN)和氮化铟镓(InGaN)中的一种或其组合，并且所述III-V族势垒层的材料包括氮化铝镓(AlGaN)、氮化铟铝(InAlN)、氮化铝(AlN)以及氮化铟铝镓(InAlGaN)中的一种或其组合。