[发明专利]用于总线上的动态时钟频率控制的方法、设备和系统

说明书

在一个实施例中，一种设备包括生成用于在互连上传输的时钟信号的时钟控制电路。所述时钟控制电路可以被配置为接收多个装置中的要被访问的下一装置的指示，以及至少部分地基于与所述下一装置的通信的指示动态地更新控制信号，从而使所传输的时钟信号能够在固定时钟频率和扩频时钟频率之间动态切换。还描述了其他实施例并要求对其予以保护。

技术领域

实施例涉及针对总线结构的干扰缓解的优化。

背景技术

很多不同类型的已知总线和其他接口用于使用很宽范围的各种互连拓扑结构连接不同的部件。例如，片上总线用于耦接诸如处理器或者片上系统等的给定集成电路(IC)的不同片上部件。外部总线可以用于通过诸如主板的电路板上的互连迹线、导线等耦接给定计算系统的不同部件。

一种最近的接口技术是根据I3C技术规范的I3C总线，预计可由移动工业处理器接口(MIPI)联盟^TM(www.mipi.org)使其变得可用。这种接口预计用于将诸如内部或者外部传感器等的装置经由主机控制器或者输入/输出控制器串行连接至主机处理器、应用处理器或者独立装置。

由于这一总线上的时钟信号传送和其他通信的原因可能出现的一个问题在于电磁干扰以及与系统的部件的干扰。更具体而言，电磁干扰(EMI)是由作为信号传输的结果发射的能量导致的。继而，可能由按照给定时钟频率以及这一频率的多个谐波发射能量的周期性信号(例如，时钟信号)的能量引起射频干扰(RFI)，其可能导致与一个或多个RF电路(例如，平台的一个或多个无线电)的干扰。对EMI的一种解决方案是使用扩频时钟(SSC)，从而使时钟信号在中心频率周围的小范围内的变化频率上生成。尽管这改善了EMI，但是其可能引起不希望出现的RFI的提高，这将导致对无线电性能的潜在损害。在很多平台中，系统设计者面临着过多的权衡，因而不能优化EMI或RFI，至少在不通过添加高成本电缆/屏蔽手段而提高系统成本和部件数量的情况下如此。

附图说明

图1是根据本发明的实施例的系统的方框图。

图2是根据本发明的实施例的方法的流程图。

图3是根据本发明的另一实施例的方法的流程图。

图4示出了互连一组部件的点到点链路所构成的组织(fabric)的实施例。

图5描绘了根据实施例的SoC设计的实施例。

图6是根据本发明的实施例的系统的方框图。

图7是根据本发明的实施例的IoT网络的方框图。

具体实施方式

在各种实施例中，提供了缓解电磁干扰(EMI)和射频干扰(RFI)两者的影响的技术，所述两种干扰是由沿总线结构(例如，多点分支总线)的时钟信号传送引起的。示例性总线可以包括多点分支总线，例如，根据即将到来的I3C技术规范的总线，但是本发明的范围不受此方面的限制。

为了实现本文的优化技术，诸如主机控制器、总线主控器和/或主要主控器的主控器(master)可以提供一个或多个时钟信号的扩频时钟(SSC)和固定频率时钟之间的动态控制。更具体而言，该主机控制器可以包括或者可以设有有关耦接至总线的不同装置的时钟策略信息，使得贯穿操作的动态时钟控制可以至少部分地基于主机控制器当前正与之通信的给定装置的时钟策略而发生。应当理解，在很多情况下，这种动态控制可以是基于每一装置且在与该装置发生通信之时实施的，而在其他情况下可以基于多个装置的时钟策略来实现动态时钟控制，以实现对EMI和/或RFI的适当缓解。实施例适用于内部总线和外部总线，例如，外部连接器。