[发明专利]三维阵列中电容耦接非易失性薄膜晶体管串

权利要求书

1.一种存储器结构，包括：

具有实质平坦的表面的半导体衬底；

有源条带的第一堆叠和有源条带的第二堆叠，所述有源条带的第一堆叠和所述有源条带的第二堆叠形成在所述半导体衬底的表面上并沿第一方向由预定距离分开，其中有源条带的每个堆叠包括两个或更多个有源条带，所述两个或更多个有源条带在两个或更多个隔离的平面上彼此叠放并沿第二方向彼此实质纵长对齐，所述第二方向实质平行于所述平坦的表面，并且其中每个有源条带包括设置在第二半导体层与第三半导体层之间的第一导电类型的第一半导体层，所述第二半导体层和所述第三半导体层各自为第二导电类型，所述第一半导体层、第二半导体层和第三半导体层各自包括多晶硅或硅锗；

电荷俘获材料；以及

多个导体，每个导体沿实质垂直于所述平坦的表面的第三方向纵长延展，每个导体在所述导体的组内，该组导体设置在有源条带的所述第一堆叠与有源条带的所述第二堆叠之间并由所述电荷俘获材料与有源条带的每个堆叠分开，从而在每个有源条带中形成至少一个NOR串，每个NOR串包含多个储存晶体管，所述多个储存晶体管由所述有源条带的第一半导体层、第二半导体层和第三半导体层及其相邻的电荷俘获材料以及所述组内的所述导体形成。

2.根据权利要求1所述的存储器结构，其中，(a)每个有源条带中的所述第一半导体层、第二半导体层和第三半导体层分别提供所述薄膜储存晶体管的沟道区域、源极区域和漏极区域，(b)每个有源条带的所述薄膜储存晶体管共享公共的源极区域和漏极区域，并且(c)所共享的源极区域和共享的漏极区域中的一个相对于在所述半导体衬底中形成的所述电路被电隔离，除非所述有源条带中形成的薄膜晶体管的选择的组中的一个或多个被施为导通以将被电隔离的共享区域的寄生电容器或本征电容器充电到预定电压。

3.根据权利要求1所述的存储器结构，进一步包括沿所述第一方向形成的第二多个导体，所述第二多个导体各自将所述半导体衬底的表面处的所述电路的一部分连接到充当所述薄膜储存晶体管的栅极电极的、所述第一多个导体中的选择的导体。

4.根据权利要求3所述的存储器结构，其中所述第二多个导体形成在所述平坦的表面与所述有源条带之间，所述存储器结构进一步包括沿所述第一方向形成在所述有源条带上方的第三多个导体，所述第三多个导体各自将所述半导体衬底的表面处的所述电路的一部分连接到充当所述薄膜储存晶体管的栅极电极的、所述第一多个导体中的选择的导体。

5.根据权利要求4所述的存储器结构，其中连接到所述第二多个导体的所述第一多个导体中的所选择的导体和连接到所述第三多个导体的所述第一多个导体中的选择的导体设置在有源条带的相对侧上。

6.根据权利要求1所述的存储器结构，其中每个有源条带进一步包括至少一个金属层，所述金属层与所述第二半导体层和所述第三半导体层中的一个或两个电接触，并且与所述第二半导体层和所述第三半导体层中的一个或两个实质纵长对齐。

7.根据权利要求1所述的存储器结构，其中在读取或编程操作期间，仅与NOR串的寻址的储存晶体管相关联的所述导体暂时升高到所述读取或所述编程操作所需的所述预定电压，而与所述NOR串的全部其它储存晶体管相关联的导体保持在低于擦除的储存晶体管的阈值电压的电压。

8.根据权利要求7所述的存储器结构，其中与多于一个平面上的有源条带相关联的储存晶体管在单个并行编程操作中被编程。

9.根据权利要求7所述的存储器结构，其中在一个或多个平面中实施寻址的储存晶体管的一个或多个读取操作之前，在一个或多个平面中的每个有源条带的所述第二半导体层或所述第三半导体层被适当地并发预充电到与读取操作相关联的预定电压，而所述第二半导体层或所述第三半导体层借助于沿其相关联的有源条带的电容实质保持预定电压。