[发明专利]在基于处理器的系统中提供对存储器阵列故障的高效处置

说明书

本发明揭示了在基于处理器的系统中提供对存储器阵列故障的高效处置。在这点上，在一个方面中，基于处理器的装置的存储器控制器被配置成检测存储器阵列的多个存储器元件中的一存储器元件内的缺陷。作为响应，将一或多个停用寄存器中的一停用寄存器设置成对应于所述存储器元件，以指示停用所述存储器元件。所述存储器控制器接收对与所述存储器元件对应的存储器地址的存储器存取请求，并且基于一或多个停用寄存器，确定是否停用所述存储器元件。如果是，那么所述存储器控制器不允许所述存储器存取请求。一些方面可提供所述存储器控制器响应于检测到所述缺陷，将故障指示提供到执行过程，并且随后从所述执行过程接收对设置所述停用寄存器的请求。

优先权主张

本申请案主张2017年7月6日申请的标题为“在基于处理器的系统中提供对存储器阵列故障的高效处置(PROVIDING EFFICIENT HANDLING OF MEMORY ARRAY FAILURES INPROCESSOR-BASED SYSTEMS)”的美国专利申请案第15/642,451号的优先权，所述美国专利申请案主张2016年10月31日申请的标题为“在基于处理器的系统中提供对存储器阵列故障的高效处置(PROVIDING EFFICIENT HANDLING OF MEMORY ARRAY FAILURES INPROCESSOR-BASED SYSTEMS)”的美国临时专利申请案第62/415,072号的优先权，其内容以全文引用的方式并入本文中。

技术领域

本发明的技术大体上涉及用于基于处理器的系统的存储器系统，且特定来说，涉及处置在存储器阵列内检测到的缺陷和故障。

背景技术

常规的基于处理器的系统中的存储器系统例如高速缓冲存储器包含由各自表示单个数据块的个别存储器元件组成的存储器阵列。在一些方面中，存储器元件布置成多个互连行和列，进而形成存储器阵列。与其它类型的电路相比，存储器阵列往往会展现较大百分比的制造缺陷和现场故障。因此，为增加制造良品率，有必要提供用于防止存储器阵列内的缺陷和故障致使所述存储器阵列所属的基于处理器的系统的功能性故障的机制。

一种用于处置存储器阵列中的缺陷的机制涉及在存储器阵列内提供冗余行和/或冗余列。在这点上，图1提供包含中央处理单元(CPU)102和存储器系统104的示范性基于处理器的系统100的简化说明。存储器系统104提供存储器控制器106和由存储器元件110(0)-110(X)组成的存储器阵列108。应理解，存储器元件110(0)-110(X)与常规系统高速缓存器一样可进一步细分成组(set)和路(way)，但为清楚起见从图1省略此类细分。存储器阵列108另外包含由存储器元件114(0)-114(Y)、116(0)-116(Y)组成的两(2)个冗余行112(0)、112(1)。如果面向测试的设计(DFT)应用程序检测到制造缺陷或现场故障(例如存储器元件110(0)中的缺陷118)，那么(例如，通过使熔丝熔断)物理上停用含有存储器元件110(0)的行，且存储器控制器106使用冗余行112(0)、112(1)中的一个而非含有存储器元件110(0)的行。同样，除了冗余行例如冗余行112(0)、112(1)之外或替代地，存储器阵列可使用冗余列。

然而，存在与使用冗余机制相关联的缺点。因为可能并不可能在现场物理上停用个别存储器阵列行或列，所以常规冗余机制仅可用以校正在制造存储器阵列108期间通过质量控制过程检测到的缺陷。也可能需要额外测试时间，这是因为在检测到每一缺陷之后可能需要重新起始检查缺陷的内置式自测试(BIST)硬件。冗余元件例如冗余行112(0)、112(1)还要求存储器控制器106实施附加逻辑控制，并且要求基于处理器的系统100内的额外芯片面积。此外，用于提供行冗余的逻辑控制尤其可不利地影响存储器阵列读存取时间，这可潜在地限制存储器阵列108所支持的最高频率。因此，需要用于处置存储器阵列108中的更多种缺陷和故障的机构，同时避免冗余元件引发的性能损失和开销损失。

发明内容