[发明专利]用于旁通高级DRAM存储器控制器的内部高速缓存的方法和装置

说明书

本发明涉及一种计算系统，包括：计算装置(102)，其具有指令控制下的一个或更多个处理器核(108)和存储器控制器(112)，该存储器控制器具有高速缓存存储器(114)；以及存储器电路(104)，其经由数据总线(106A)和地址总线(106B)耦合至存储器控制器，存储器电路(104)被适配成具有由设置在地址总线(106B)上的多个第一地址可访问的第一m位存储位置，计算装置(102)被设置成针对访问该第一m位存储位置的每个存储操作从多个第一地址中选择一个地址。

本专利申请要求法国专利申请FR16/58373的优先权，该法国专利申请将被认为是本说明书的组成部分。

技术领域

本申请涉及一种计算系统，包括处理器、存储器以及处理器与存储器之间的控制接口。

背景技术

PIM存储器(存储器中处理器)是直接集成在存储器电路例如集成在DRAM存储器电路中的处理器。在本文中，该存储器电路被称为PIM电路。

PIM处理器由主处理器控制，主处理器通常是Intel处理器、ARM处理器或Power处理器。在本文中，该处理器被称为HCPU(主机CPU)。

PIM处理器和HCPU访问集成有PIM处理器的存储器。在本文中，该存储器被称为PIM存储器。

公开专利申请FR 3032814描述了例如允许PIM处理器和HCPU处理器访问PIM存储器的方法。

每个PIM处理器具有允许HCPU控制PIM处理器的寄存器。由HCPU可访问的这些寄存器在PIM电路的物理地址空间中可见。在本文中，这些寄存器被称为接口寄存器，PIM处理器的所有接口寄存器被称为该PIM处理器的接口，并且在HCPU上运行的控制该接口的软件被称为接口软件。

通信的特征

HCPU通常执行以下操作以使用PIM处理器：

-将参数、指令和数据大量写入(entry)PIM存储器中；

-将参数、指令、数据和命令相对少写入该PIM处理器的接口寄存器的一些接口寄存器中；

-从PIM处理器的接口寄存器相对少读取状态和结果；

-从PIM存储器大量读取结果。

延迟进入的问题

由HCPU生成的以PIM处理器的接口或PIM存储器为目的地的写入必须被无延迟地处理。

HCPU具有高速缓存系统并且这可能使在PIM电路中的进入延迟不确定的时间。

HCPU处理器具有用于高速缓存管理以强制在主存储器中更新已经被仅写入在处理器的高速缓存中的由其地址指定的数据的指令。

遗憾的是，这些高速缓存管理指令在其具有一个指令的情况下不影响DRAM控制器的高速缓存，这是高性能处理器诸如HCPU的情况。

另外，这些更新指令确保将写入数据“推送”至DRAM控制器，而不确保将其“推送”至存储器电路。

当系统具有正常存储器而没有集成的PIM处理器时，软件在写入后不需要使用高速缓存管理指令，因为写入是否快速到达存储器电路并不重要。

受高速缓存管理指令影响的高速缓存在本文中被命名为“CPU高速缓存”，不受这些指令影响的高速缓存被命名为“DRAM高速缓存”。

非易失性存储器中延迟进入的问题

延迟进入对于不具有PIM处理器的非易失性存储器也是问题。