[发明专利]用于在基于管线的网络拓扑中执行部分重新配置的方法和设备在审
申请号: | 201780057066.6 | 申请日: | 2017-08-15 |
公开(公告)号: | CN109690515A | 公开(公告)日: | 2019-04-26 |
发明(设计)人: | E.库斯托迪奥 | 申请(专利权)人: | 阿尔特拉公司 |
主分类号: | G06F13/42 | 分类号: | G06F13/42 |
代理公司: | 中国专利代理(香港)有限公司 72001 | 代理人: | 姜冰;杨美灵 |
地址: | 美国加利*** | 国省代码: | 美国;US |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 处理节点 重新配置 总线开关 可编程集成电路 管线阶段 方法和设备 操作频率 分组路由 关联主机 混合架构 混合拓扑 活动节点 拓扑连接 网络拓扑 整体网络 共享 管线式 加速器 可配置 处理器 路由 集成电路 分组 输出 配置 通信 | ||
1.一种集成电路,包括:
第一处理节点;
第二处理节点;以及
总线开关,所述总线开关接收分组,并且响应于确定所述第二处理节点正在经历部分重新配置而将所述接收的分组路由给所述第一处理节点。
2.如权利要求1所述的集成电路,还包括:
用于从所述第一处理节点和所述第二处理节点中的选定的一个处理节点接收所述分组的额外总线开关。
3.如权利要求2所述的集成电路,还包括:
用于将所述总线开关直接连接到所述额外总线开关的旁路路径。
4. 如权利要求2所述的集成电路,还包括:
连接到所述额外总线开关的第三处理节点;以及
连接到所述额外总线开关的第四处理节点,其中所述额外总线开关将所述分组路由给所述第三处理节点和所述第四处理节点中的选定的一个处理节点。
5.如权利要求1所述的集成电路,其中当所述第二处理节点正在经历部分重新配置时,所述第二处理节点暂时不活动。
6.如权利要求1-5中任一权利要求所述的集成电路,其中所述总线开关包括:
第一输入;
第二输入;
第一复用器,所述第一复用器从所述第一输入和所述第二输入接收信号,并且具有连接到所述第一处理节点的输出;以及
第二复用器,所述第二复用器从所述第一输入和所述第二输入接收信号,并且具有连接到所述第二处理节点的输出。
7. 如权利要求1所述的集成电路,还包括:
存储所述第一处理节点的地址的第一配置寄存器;以及
存储所述第二处理节点的地址的第二配置寄存器。
8. 如权利要求7所述的集成电路,还包括:
存储指示所述第一处理节点是否活动的位的第三配置寄存器;以及
存储指示所述第二处理节点是否活动的位的第四配置寄存器。
9.一种操作包括主机处理器和协处理器的系统的方法,所述方法包括:
初始化所述协处理器,其中所述协处理器包括按混合共享管线式拓扑连接的多个处理节点;
在初始化所述协处理器之后,对所述多个处理节点中的选定的处理节点执行部分重新配置;以及
在所述选定的处理节点正在经历部分重新配置时,将分组从所述协处理器发送到所述主机处理器。
10.如权利要求9所述的方法,还包括:
在所述选定的处理节点正在经历部分重新配置时,利用所述主机处理器,停顿到所述选定的处理节点的业务。
11.如权利要求9-10中任一权利要求所述的方法,其中初始化所述协处理器包括:将相应地址指派给所述多个处理节点中的每个处理节点。
12. 如权利要求11所述的方法,其中所述协处理器包括与所述多个处理节点串联耦合的多个总线开关,其中初始化所述协处理器包括:
对于所述多个总线开关中的给定总线开关,将第一外传地址指派给所述多个处理节点中连接到所述给定总线开关的第一处理节点的所述地址;以及
对于所述给定总线开关,将第二外传地址指派给所述多个处理节点中连接到所述给定总线开关的第二处理节点的所述地址。
13. 如权利要求12所述的方法,其中初始化所述协处理器还包括:
对于所述给定总线开关,断言指示所述第一处理节点是否准备从所述主机处理器接收数据的第一活动状态;以及
对于所述给定总线开关,断言指示所述第二处理节点是否准备从所述主机处理器接收数据的第二活动状态。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于阿尔特拉公司,未经阿尔特拉公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201780057066.6/1.html,转载请声明来源钻瓜专利网。