[发明专利]有源矩阵基板及其制造方法在审
申请号: | 201780053920.1 | 申请日: | 2017-08-29 |
公开(公告)号: | CN109661729A | 公开(公告)日: | 2019-04-19 |
发明(设计)人: | 冈田训明 | 申请(专利权)人: | 夏普株式会社 |
主分类号: | H01L29/786 | 分类号: | H01L29/786;G02F1/1368;G09F9/30;H01L21/336;H01L27/32;H01L51/50;H05B33/28 |
代理公司: | 北京市隆安律师事务所 11323 | 代理人: | 权鲜枝;张艳凤 |
地址: | 日本*** | 国省代码: | 日本;JP |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 半导体层 基板 薄膜晶体管 源矩阵基板 绝缘层 氧化物半导体 结晶质 支撑 配置 制造 | ||
1.一种有源矩阵基板,其特征在于,具有:
基板;
第1薄膜晶体管,其支撑于上述基板,具有包含结晶质硅的第1半导体层;
第2薄膜晶体管,其支撑于上述基板,具有包含氧化物半导体的第2半导体层;以及
第3半导体层,其隔着第1绝缘层配置在上述第2薄膜晶体管的上述第2半导体层的上述基板侧,包含硅。
2.根据权利要求1所述的有源矩阵基板,
上述第2薄膜晶体管在上述第2半导体层的上述基板侧还具有:栅极电极,其形成在上述第1绝缘层上;以及第2绝缘层,其覆盖上述栅极电极,
当从上述基板的法线方向观看时,上述第2半导体层与上述栅极电极重叠的区域的外缘位于比上述第3半导体层的外缘靠内侧。
3.根据权利要求1或2所述的有源矩阵基板,
当从上述基板的法线方向观看时,上述第2半导体层的外缘位于比上述第3半导体层的外缘靠内侧。
4.根据权利要求2或3所述的有源矩阵基板,
上述第1薄膜晶体管还具有以隔着上述第1绝缘层与上述第1半导体层相对的方式配置的栅极电极,
上述第1薄膜晶体管的上述栅极电极与上述第2薄膜晶体管的上述栅极电极由相同导电膜形成。
5.根据权利要求1至4中的任意一项所述的有源矩阵基板,
还具有由透明导电层形成的像素电极,
上述像素电极与上述第2半导体层直接接触。
6.根据权利要求1至5中的任意一项所述的有源矩阵基板,
上述第1半导体层包含多晶硅,
上述第3半导体层包含非晶硅或多晶硅。
7.根据权利要求1至6中的任意一项所述的有源矩阵基板,
上述氧化物半导体包含In-Ga-Zn-O系半导体。
8.根据权利要求1至7中的任意一项所述的有源矩阵基板,
上述第2半导体层包含结晶质In-Ga-Zn-O系半导体。
9.根据权利要求1至8中的任意一项所述的有源矩阵基板,
上述第2半导体层具有层叠结构。
10.根据权利要求1至9中的任意一项所述的有源矩阵基板,
上述第2薄膜晶体管是沟道蚀刻型。
11.一种有源矩阵基板的制造方法,是权利要求1至10中的任意一项所述的有源矩阵基板的制造方法,其特征在于,包含:
工序(A),准备上述基板;
工序(B),在上述基板上沉积包含硅的半导体膜;
工序(C),使上述半导体膜的至少一部分结晶化,从而形成包含结晶质硅的第1半导体膜;以及
工序(D),将上述半导体膜图案化,从而形成上述第1半导体层和上述第3半导体层,其中,通过将上述第1半导体膜图案化来形成上述第1半导体层。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于夏普株式会社,未经夏普株式会社许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201780053920.1/1.html,转载请声明来源钻瓜专利网。
- 上一篇:碳化硅半导体装置及其制造方法
- 下一篇:光电子器件
- 同类专利
- 专利分类