[发明专利]每CPU插座具有附加存储器模块插槽的扩展平台

权利要求书

1.一种用于容纳存储器模块的设备，包括：

印刷电路板，其包括第一行元件、第二行元件和第三行元件；

所述第一行元件包括被配置为容纳第一中央处理单元CPU的第一CPU插座、以及被配置为容纳至少八个存储器模块的第一存储器区，所述第一存储器区的所述至少八个存储器模块经由第一组高速输入/输出HSIO链路与所述第一CPU耦合；

所述第二行元件包括第二存储器区和第三存储器区，所述第二存储器区和所述第三存储器区分别容纳至少八个存储器模块，所述第二存储器区的所述至少八个存储器模块经由第二组HSIO链路与所述第一CPU耦合；并且

所述第三行元件包括被配置为容纳第二CPU的第二CPU插座、以及被配置为容纳至少八个存储器模块的第四存储器区，所述第三存储器区的所述至少八个存储器模块经由第三组HSIO链路与所述第二CPU耦合，所述第四存储器区的所述至少八个存储器模块经由第四组HSIO链路与所述第二CPU耦合。

2.根据权利要求1所述的设备，包括：所述第一组HSIO链路、所述第二组HSIO链路、所述第三组HSIO链路和所述第四组HSIO链路分别包括至少两个HSIO链路。

3.根据权利要求2所述的设备，包括：

所述第一组HSIO链路和所述第二组HSIO链路通过所述第一CPU处的第一高速串行接口将相应的第一存储器区和第二存储器区的存储器模块与所述第一CPU耦合；以及

所述第三组HSIO链路和所述第四组HSIO链路通过所述第二CPU处的第二高速串行接口将相应的第三存储器区和第四存储器区的存储器模块与所述第二CPU耦合。

4.根据权利要求2所述的设备，包括：所述第一组HSIO链路、所述第二组HSIO链路、所述第三组HSIO链路和所述第四组HSIO链路分别能够实现每引脚每秒至少5千兆比特的数据传送速率。

5.根据权利要求1所述的设备，被配置为分别容纳至少八个存储器模块的所述第一存储器区、所述第二存储器区、所述第三存储器区和所述第四存储器区包括的所述至少八个存储器模块包含双列直插式存储器模块DIMM。

6.根据权利要求5所述的设备，包括：包括在所述至少八个存储器模块中的所述DIMM包括易失性存储器或非易失性存储器。

7.根据权利要求6所述的设备，所述易失性存储器包括动态随机存取存储器。

8.根据权利要求6所述的设备，所述非易失性存储器包括三维交叉点存储器、磁阻随机存取存储器(MRAM)、铁电存储器、硅-氧化物-氮化物-氧化物-硅(SONOS)存储器、聚合物存储器或者铁电晶体管随机存取存储器(Fe-TRAM)。

9.一种用于将印刷电路板配置为容纳存储器模块的方法，包括：

在印刷电路板的第一行元件中容纳第一中央处理单元CPU的第一CPU插座与第一存储器区，所述第一存储器区被配置为分别接纳至少八个存储器模块；

在印刷电路板的第二行元件中容纳第二存储器区和第三存储器区，所述第二存储器区和所述第三存储器区被配置为分别接纳至少八个存储器模块；

在印刷电路板的第三行元件中容纳第二中央处理单元CPU的第二CPU插座以及第四存储器区；

经由相应的第一组和第二组高速输入/输出HSIO链路将所述第一CPU插座耦合到所述第一存储器区和所述第二存储器区的所述至少八个存储器模块；以及

经由相应的第三组和第四组HSIO链路将所述第二CPU插座耦合到所述第三存储器区和所述第四存储器区的所述至少八个存储器模块。

10.根据权利要求9所述的方法，包括：所述第一组HSIO链路、所述第二组HSIO链路、所述第三组HSIO链路和所述第四组HSIO链路分别包括至少两个HSIO链路。