[发明专利]采用邻近非对称有源栅极/伪栅极宽度布局的场效应晶体管(FET)器件

说明书

公开了采用邻近非对称有源栅极/伪栅极宽度布局的场效应晶体管(FET)器件。在示例性方面，提供了一种包括FET器件的FET单元，FET器件具有有源栅极、源极区域和漏极区域。FET单元还包括隔离结构，该隔离结构包括在扩散中断上方邻近源极区域和漏极区域中的一个区域的伪栅极。FET单元具有非对称有源栅极/伪栅极宽度布局，其中有源栅极的宽度大于邻近伪栅极的宽度。有源栅极的增加的宽度提供了增加的栅极控制，并且伪栅极的减小的宽度增加了与伪栅极的隔离，因此减少了通过伪栅极的亚阈值泄漏。

相关申请的交叉引用

本申请要求于2016年8月24日提交的题为“FIELD-EFFECT TRANSISTOR(FET)DEVICES EMPLOYING ADJACENT ASYMMETRIC ACTIVE GATE/DUMMY GATE WIDTH LAYOUT”的美国专利申请序列号15/245,777的优先权，其全部内容通过引用并入本文。

技术领域

本公开的技术一般地涉及场效应晶体管(FET)，并且更特别地涉及FET中的栅极结构的布局。

背景技术

晶体管是现代电子设备中的基本部件。在很多现代电子设备中，大量晶体管被采用在集成电路(IC)中。例如，诸如中央处理单元 (CPU)和存储器单元等现代电子设备的部件采用大量的晶体管以用于逻辑电路和数据存储装置。

在IC演进过程中，功能密度(即，每芯片面积的互连器件的数目)增加。功能密度的这种增加部分地通过继续努力按比例缩小IC 中的晶体管单元来实现(例如，减小晶体管节点的尺寸以便将越来越多的晶体管节点放置在相同量的空间中)。例如，可以通过减小其中的晶体管节点的栅极宽度和/或沟道长度来按比例缩小晶体管单元。还可以通过减小将其中的晶体管节点与邻近晶体管单元隔离的隔离结构的尺寸来按比例缩小晶体管单元。例如，可以通过改为实现单扩散中断(SDB)来按比例缩小包括包哈双扩散中断(DDB)的隔离结构的晶体管单元。

例如，图1是传统鳍式场效应晶体管(FET)(FinFET)单元100 的截面。FinFET单元100包括FinFET 102，FinFET 102包括宽度为 W₁(例如，十四(14)或十六(16)纳米(nm))的有源栅极104。 FinFET 102进一步包括生长在衬底112上的源极外延区域108和漏极外延区域110。源极外延区域108和漏极外延区域110位于相应的源极列114和漏极列116中。例如，源极外延区域108和漏极外延区域 110可以包括硅锗(SiGe)或锗(Ge)的外延生长。源极外延区域108 和漏极外延区域110分别包括用于向源极外延区域108和漏极外延区域110中的每一个提供相应的源极或漏极的源极注入118和漏极注入 120。例如，源极注入118和漏极注入120可以通过离子注入形成。 FinFET 102进一步包括源极接触件122和漏极接触件124，其用于提供分别对源极外延区域108和漏极外延区域110的访问并且因此用于提供对在有源栅极104下方在源极外延区域108与漏极外延区域110 之间的有源沟道区域126的访问。漏极接触件124与有源栅极104隔开距离D₁并且与伪栅极134隔开距离D₂。伪栅极134具有图1中示出为W₄的宽度。在FinFET 102中，距离D₁和D₂基本上相似。应当注意，为了清楚起见，外延区域108已经被定义为源极外延区域108，外延区域108的注入118已经被定义为源极注入118，外延区域110 已经被定义为漏极外延区域110，并且外延区域110的注入120已经被定义为漏极注入120。然而，这些元件的源极/漏极指定是一个示例，并且可以基于FinFET单元100在电路中如何连接而被指定为用于源极或漏极，因为有源沟道区域126没有固有极性。