[发明专利]晶片级封装和方法

说明书

一种铜柱凸块半导体封装方法将形成在铜柱凸块下方的有机绝缘层仅图案化到围绕铜柱凸块和在铜柱凸块附近的区域。通常为薄膜聚合物层的有机绝缘层用作铜柱凸块的阻挡层，以在铜柱倒装芯片接合工艺期间保护半导体晶片。铜柱凸块半导体封装方法限制了施加有机绝缘层的区域，以减少由有机绝缘层引入到半导体晶片的应力。在另一个实施例中，一种铜柱凸块半导体封装方法将形成在铜柱凸块下方的有机绝缘层图案化到围绕铜柱凸块并沿着再分布层的路径的区域，而不使用大的且连续的有机绝缘层。

相关申请的交叉引用

本申请要求2016年9月23日提交的标题为“晶片级封装和方法(WAFER LEVELPACKAGE AND METHOD)”的美国临时专利申请No.62/399,111的优先权，出于所有目的，该美国临时专利申请通过引用的方式并入本文。

背景技术

使用铜柱凸块倒装芯片互连技术的半导体封装已经被广泛采用。铜柱凸块用作集成电路芯片和封装基板之间的倒装芯片互连。铜柱凸块倒装芯片互连是一种晶片级封装，其中铜柱凸块在晶片处理完成之后但在晶片被切割成单独的集成电路管芯之前形成在集成电路管芯的接合焊盘上。更具体地，在晶片处理结束时，晶片被涂覆有称为钝化层的最终介电层，其覆盖集成电路的所有有源电路，仅暴露接合焊盘。该钝化层通常使用二氧化硅或氮化硅来形成。然后，晶片的后端处理可以从晶片被处理的地方开始，以在晶片的暴露的接合焊盘上形成铜柱凸块。在形成铜柱凸块之后，然后将晶片切割成单独的集成电路管芯，并且将每个集成电路管芯以倒装芯片构造组装到封装基板上，其中铜柱凸块用作到封装基板的倒装芯片互连。

图1是在一些示例中采用铜柱凸块倒装芯片互连技术的封装集成电路的剖面图。参考图1，集成电路管芯12被封装在倒装芯片半导体封装10中。在该封装中，包括有源电路和用于外部连接的接合焊盘的集成电路管芯12的前侧面向下。铜柱凸块14形成在集成电路12的接合焊盘上，并用作集成电路管芯12和通常形成为印刷电路板(PCB)基板的封装基板20之间的电互连。集成电路管芯12以倒装芯片方式附接到封装基板20。底部填充材料16和坝状件18可以用在倒装芯片附接工艺中。

PCB封装基板20可以是单层或多层PCB。PCB封装基板20包括印刷在其上并形成在PCB中的导电迹线，用于接收形成在集成电路管芯20上的铜柱凸块，并将形成在基板的顶部侧的铜柱凸块电连接到形成在基板的底部侧的焊料球22的阵列。焊料球22形成半导体封装10的外部连接。

在本图示中，集成电路管芯被形成为绝缘体上硅集成电路。在集成电路管芯用于高压应用的情况下，在集成电路管芯12的背侧上的绝缘体基板上可能会有大量电荷堆积。在一些示例中，集成电路管芯12的背侧需要接地。因此，导电的顶部基板26形成在集成电路管芯12的背侧上，并通过导电粘合剂24附接到所述背侧。接合线28用于将顶部基板26电连接到封装基板20，以用于电接地连接。然后，整个结构被包封在模制化合物29中，以形成半导体封装10。

在铜柱凸块倒装芯片互连工艺中，已经观察到由于管芯翘曲导致的封装失效。图2示出了一个示例中由于管芯翘曲导致的封装失效模式。在倒装芯片互连工艺中，在铜柱凸块形成在晶片上之后，晶片经受背侧研磨至某个期望的管芯厚度。例如，晶片可以具有700μm的厚度，并且被背侧研磨至约100μm。然后，晶片被切割成单独的管芯12。在切割之后，集成电路管芯12上的某些应力导致管芯翘曲，如图2所示。管芯12上的翘曲阻止了管芯被正确地附接到封装基板20。特别地，由于管芯翘曲，一些铜柱凸块将不能与封装基板20上的导电迹线进行物理接触，从而导致在管芯的拐角处的开路连接，如图2所示。

管芯翘曲问题通常影响具有大管芯尺寸(例如10mm×10mm)和薄管芯厚度(例如100μm)的集成电路管芯。在一些情况下，管芯翘曲可以最高达70μm，为管芯厚度的70％。管芯尺寸大但管芯厚度薄的集成电路管芯上的管芯翘曲问题使得不可能通过倒装芯片方式接合到印刷电路板基板上。