[发明专利]针对偶发存储器访问程序指令的许可控制

权利要求书

1.一种用于处理数据的装置，包括：

存储器访问电路系统，响应于程序的存储器访问程序指令而在存储器地址空间内执行一个或多个存储器访问，其中

当所述存储器访问程序指令为偶发存储器访问程序指令时，所述一个或多个存储器访问包括至少一个偶发存储器访问，并且在所述偶发存储器访问程序指令之后到下一待执行程序指令的程序流与所述至少一个偶发存储器访问是否被许可无关；以及

当所述存储器访问程序指令为非偶发存储器访问程序指令时，所述一个或多个存储器访问为一个或多个非偶发存储器访问并且在所述非偶发存储器访问程序指令之后到下一待执行程序指令的程序流取决于所述一个或多个非偶发存储器访问是否被许可；以及

存储器许可电路系统，用以控制所述存储器访问电路系统是否被许可执行所述存储器访问，其中

关于所述一个或多个偶发存储器访问，所述存储器许可电路系统响应于具有第一值的偶发访问许可检查禁用旗标而禁用所述存储器许可电路系统的所述控制并且响应于具有第二值的所述偶发访问许可检查禁用旗标而启用所述存储器许可电路系统的所述控制；以及

关于所述一个或多个非偶发存储器访问，所述存储器许可电路系统的所述控制与所述偶发访问许可检查禁用旗标无关。

2.如权利要求1所述的装置，其中，所述存储器许可电路系统响应于访问许可数据而控制对在所述存储器地址空间内的存储器地址的访问。

3.如权利要求2所述的装置，其中，所述存储器许可电路系统为存储器管理单元的一部分并且用以执行经过许可表数据的许可表遍历。

4.如权利要求3所述的装置，其中，所述许可表数据为指定虚拟地址至物理地址映射的转换表数据。

5.如权利要求1所述的装置，其中，所述偶发存储器访问程序指令为指定存储器访问操作序列的偶发向量存储器访问指令，并且所述存储器访问操作序列中的至少一部分存储器访问操作为偶发存储器访问操作。

6.如权利要求5所述的装置，其中，在所述存储器访问操作序列内的第一存储器访问操作为非偶发存储器访问操作，并且在所述存储器访问操作序列内的一个或多个其他存储器访问操作为偶发存储器访问操作。

7.如权利要求6所述的装置，其中，所述存储器访问操作序列针对在所述存储器地址空间内的非连续地址。

8.如权利要求5所述的装置，其中，所述存储器访问操作序列中的全部存储器访问操作为偶发存储器访问操作。

9.如权利要求8所述的装置，其中，所述存储器访问操作序列针对在所述存储器地址空间内的连续地址。

10.如权利要求1所述的装置，其中，所述存储器地址空间包含第一存储器地址区域和第二存储器地址区域，所述存储器许可电路系统响应于第一偶发访问许可检查禁用旗标而选择性禁用操作所述存储器许可电路系统，不管在所述第一存储器地址区域内的偶发存储器访问如何，并且所述存储器许可电路系统响应于第二偶发访问许可检查禁用旗标而选择性禁用操作所述存储器许可电路系统，不管在所述第二存储器地址区域内的偶发存储器访问如何。

11.如权利要求2所述的装置，包含异常等级控制电路系统以控制所述装置对应于操作的各个特权等级在多个异常等级中的可选择的一者内操作。

12.如权利要求11所述的装置，其中，所述多个异常等级中的两者共享访问许可数据。

13.如权利要求1所述的装置，包含访问许可缓存以存储访问许可数据，并且其中，当所述访问许可缓存存储匹配所述一个或多个偶发存储器访问的访问许可数据时，所述访问许可缓存与所述偶发访问许可检查禁用旗标无关地控制所述存储器访问电路系统是否被许可执行所述一个或多个偶发存储器访问。