[发明专利]多处理器系统中本地共享高速缓冲存储器之间的自我感知、对等高速缓冲传送

说明书

本发明揭示在多处理器系统中的本地共享高速缓冲存储器之间的自我感知对等高速缓冲传送。提供一种共享高速缓冲存储器系统，其包括由相关联中央处理单元CPU及其它CPU以对等方式存取本地共享高速缓冲存储器。当CPU期望请求高速缓冲传送时(例如，响应于高速缓冲驱逐)，充当主CPU的CPU发布高速缓冲传送请求。作为响应，目标CPU发布指示其接受所述高速缓冲传送的意愿的监听响应。所述目标CPU还使用所述监听响应来自我感知其它目标CPU接受所述高速缓冲传送的所述意愿。愿意接受所述高速缓冲传送的所述目标CPU使用预定义目标CPU选择方案来确定其对所述高速缓冲传送的接受。此可避免CPU发布多个请求来查找目标CPU以进行高速缓冲传送。

优先权申请案

本申请案主张在2016年6月24日提出申请且标题为“多处理器系统中本地共享高速缓冲存储器之间的自我感知、对等高速缓冲传送(SELF-AWARE,PEER-TO-PEER CACHETRANSFERS BETWEEN LOCAL,SHARED CACHE MEMORIES IN A MULTI-PROCESSOR SYSTEM)”的美国专利申请案第15/191,686号的优先权，所述美国专利申请案以其全文引用的方式并入本文中。

技术领域

本发明的技术一般涉及采用多个中央处理单元(CPU)(即，处理器)的多处理器系统，且更特定来说涉及具有利用CPU可存取的多级存储器层次的共享存储器系统的多处理器系统。

背景技术

微处理器在广泛各种应用中执行计算任务。常规微处理器包含一或多个中央处理单元(CPU)。采用多个CPU的多个(多)处理器系统(例如双处理器或四个处理器)例如提供更快的指令及操作的吞吐量执行。指示处理器从存储器中的位置提取数据的CPU执行软件指令使用所提取的数据执行一或多个处理器操作，并在存储器中生成存储的结果。然后可将结果存储在存储器中。作为实例，此存储器可为CPU本地的高速缓冲存储器，CPU块中的CPU之间的共享本地高速冲存储器，多个CPU块之间的共享高速缓冲存储器，或微处理器的主存储器。

多处理器系统通常设计有利用多级存储器层次结构的共享存储器系统。例如，图1说明包含多个CPU 102(0)到102(N)及分层存储器系统104的多处理器系统100的实例。作为分层存储系统104的部分，每一CPU 102(0)到102(N)包含相应本地私有高速缓冲存储器106(0)到106(N)，例如，其可为等级2(L2高速缓冲存储器。每一CPU 102(0)到102(N)中的本地私有高速缓冲存储器106(0)到106(N)经配置以存储及提供对本地数据的存取。然而，如果对本地私有高速缓冲存储器106(0)到106(N)的数据读取操作导致高速缓冲未命中，那么请求CPU 102(0)到102(N)将数据读取操作提供到下一级别高速缓冲存储器，其在此实例中为共享高速缓冲存储器108。作为实例，共享高速缓冲存储器108可为3级(L3)高速缓冲存储器。提供内部系统总线110，其可为相干总线，其允许CPU 102(0)到102(N)中的每一者存取共享高速缓冲存储器108以及其它共享资源。CPU 102(0)到102(N)可通过内部系统总线110存取之其它共享资源可包含用于存取系统存储器114的存储器控制器112、外围设备116及直接存储器存取(DMA)控制器118。