[发明专利]用于串扰减少的电容性结构

说明书

一个实施例提供了一种装置。该装置包括双列直插式存储器模块(DIMM)。DIMM包括至少一个存储器模块集成电路(IC)；DIMM印刷电路板(PCB)；多个DIMM PCB触点；和电容性结构。每个DIMM PCB触点用于将存储器模块IC耦合到相应的DIMM连接器引脚。电容性结构用于在第一DIMM连接器信号引脚和第二DIMM连接器信号引脚之间提供互电容。

技术领域

本公开内容涉及电容性结构，具体而言，涉及用于串扰减少的电容性结构。

背景技术

在计算系统中，处理器、一个或多个存储器模块(例如，双列直插式存储器模块(DIMM))和其他电路可以耦合到主系统印刷电路板(PCB)，即“主板”。DIMM可以可拆卸地插入相关的DIMM电连接器中，所述DIMM电连接器机械地固定到系统PCB。每个DIMM可以包括DIMM PCB，其包括多个电触点，每个电触点被配置为当DIMM插入DIMM连接器时电耦合到DIMM连接器中包括的相应引脚。DIMM连接器引脚可以经由包括在系统PCB中的迹线、镀通孔(PTH)和过孔耦合到处理器。

为了减小DIMM连接器占据的表面积并最大化DIMM连接器中包括的引脚数量，连接器DIMM引脚可以相对靠近地定位。由于引脚接近，可能在DIMM连接器中的一个或多个相邻信号引脚之间产生串扰。在DIMM正在发送时的存储器读取操作期间，可以在远端(例如，在处理器处)检测到在DIMM连接器处产生的远端串扰。

附图说明

依据以下与之相一致的实施例的详细说明，要求保护的主题的特征和优点将是显而易见的，应当参考附图来考虑所述说明，其中：

图1示出了与本公开内容的几个实施例一致的组件的横截面；

图2是示出与本公开内容的几个实施例一致的存储器电路与处理器之间的电连接的简图；

图3A示出了与本公开内容的一个实施例一致的双列直插式存储器模块(DIMM)连接器的截面图；

图3B示出了与本公开内容的一个实施例一致的DIMM印刷电路板(PCB)的截面图；

图3C示出了与本公开内容的一个实施例一致的图3B的DIMM PCB的截面图；

图4示出了与本公开内容的一个实施例一致的DIMM连接器和DIMM PCB部分的截面图；

图5示出了与本公开内容的一个实施例一致的DIMM连接器部分和多个DIMM PCB触点的截面图；

图6示出了与本公开内容的一个实施例一致的另一个DIMM连接器部分和多个DIMMPCB触点的截面图。

尽管以下具体描述将参考说明性实施例进行，但是其许多替换、修改和变化对于本领域技术人员将是显而易见的。

具体实施方式

远端串扰可以限制相关存储器通道的数据速率，例如双数据速率(DDR)数据速率。两个导体之间的串扰(即干扰)量与两个导体的接近度有关。较小量的间隔对应于较大量的串扰。例如，一个或多个其他DIMM连接器引脚可以足够靠近目标DIMM连接器引脚，使得目标信号路径中的远端串扰是由目标DIMM连接器引脚与其他DIMM连接器引脚的接近而引起的。因此，一个目标DIMM连接器引脚可能易受由一个或多个其他DIMM连接器引脚产生的串扰的影响。引脚间隔的增加可以减少远端串扰，代价是增加DIMM(双列直插式存储器模块)连接器的占用面积。通过在相邻信号引脚之间包括一个或多个接地引脚也可以减少远端串扰，代价也是增加DIMM连接器的占用面积。