[发明专利]增强型FET栅极驱动器集成电路

说明书

一种完全集成的GaN驱动器，包括数字逻辑信号反相器、电平转换器电路、UVLO电路、输出缓冲级以及(可选地)待驱动的FET，其均被集成在单个封装中。电平转换器电路将输入处的接地参考0‑5V数字信号转换为输出处的0‑10V数字信号。输出驱动电路包括与低侧GaN FET相比反相的高侧GaN FET。反相的高侧GaN FET允许开关操作，而不是源极跟随器拓扑，从而提供数字电压以控制由电路驱动的主FET。

技术领域

本发明涉及栅极驱动器，更具体地，涉及用于驱动低侧增强型氮化镓(GaN)FET的集成电路。

背景技术

最近已引入高功率GaN晶体管作为硅基晶体管的替代品。由于氮化镓具有高电子迁移率和高击穿场，导致具有低导通电阻、快速切换和更高的工作温度，因此GaN具有优于硅基器件的优异性能。正常截止增强型GaN晶体管是优选的，因为它们是快速的(多数载流子，与耗尽型不同)，没有反相恢复(QRR)并且比耗尽型器件消耗更少的功率。

用于增强型GaN晶体管的栅极驱动器可从德州仪器(Texas Instruments)获得，例如LM5114低侧栅极驱动器。然而，LM5114本身是采用与GaN不兼容的硅工艺制造的。这防止了待驱动的增强型GaN晶体管的单片集成。这两种芯片解决方案不允许尽可能低的栅极回路电感，并且因此无法与完全单片集成解决方案的性能相媲美。与增强型GaN晶体管集成在一起的栅极驱动器必然具有低得多的传播延迟，将消耗更少的功率，并且将允许非常短的导通持续时间。

美国专利No.9,525,413提出了一种集成解决方案，即具有单片集成GaN驱动器的增强型GaN晶体管，其包括以半桥配置的两个较小增强型GaN晶体管。半桥的高侧GaN晶体管向GaN晶体管的栅极提供栅极驱动电压，并且低侧GaN晶体管将GaN开关的栅极钳位到源极。该解决方案需要分立的双电压预驱动器。由于上述原因，将增强型GaN晶体管与完整的栅极驱动器集成在单个集成封装中将是有利的。

特别地，需要提供一种完全集成的GaN驱动器，它可以采用5V单电源供电，其功耗低、对占空比和频率没有严重限制、具有快速转换、低传播时间，并且具有上拉和下拉电阻与其驱动的FET匹配，并包括UVLO电路。

发明内容

本发明通过提供具有上述特征的完全集成的GaN驱动器来实现上述目标，其可以支持低至10ns的脉冲。这种低脉冲能力为超高频率转换器10MHz以及高压降比转换器(例如48V至1V或更低)打开大门。

更具体地，本发明提供一种完全集成的GaN驱动器，包括数字逻辑信号反相器、电平转换器电路、UVLO电路、输出缓冲级以及(可选地)待驱动的FET，所有这些都被集成在单个封装或芯片中。

输出驱动电路包括与低侧GaN FET相比反相的高侧GaN FET。反相的高侧GaN FET允许开关操作，而不是源极跟随器拓扑，从而提供数字电压以控制由电路驱动的主FET。

本发明的完全集成的GaN栅极驱动器还包括新颖的低电压“电平转换器”和“电流放大器”。输入为接地参考0-5V数字信号，输出为0-10V数字信号。该信号对于上面讨论的反相输出驱动级是有用的。

当结合附图阅读以下描述时，本发明的其他特征和优点对于本领域技术人员将变得显而易见。

附图说明

图1是本发明的数字逻辑信号反相器的优选实施例的示意图。

图2是本发明的电平转换器的优选实施例的示意图。

图3是栅极驱动器的输出缓冲级。

图4是两输入NAND逻辑的实现。

图5是两输入NOR逻辑的实现。

图6是两输入OR逻辑的实现。

图7是两输入AND逻辑的实现。