[发明专利]半导体装置

说明书

将JG电极(11)与源极电极(8)经由电极层(13)直接连结。由此，能够减小寄生阻抗(50)的电阻值，实现JG电极(11)与源极电极(8)之间的阻抗减小。此外，将u－GaN层(4)及p－GaN层(10)从漏极电极(9)离开而配置。由此，能够使u－GaN层(4)与2DEG的对置面积变小，能够减小反馈电容(C1)。这样，通过实现JG电极(11)与源极电极(8)之间的阻抗减小及反馈电容(C1)的减小，能够使将反馈电容(C1)充电时流动的电流(Ijg)变大。由此，能够将反馈电容(C1)以高速充电，能够使JFET部(40)高速截止，所以能够使开关器件的关断更高速化。

相关申请的相互参照

本申请基于2016年5月24日提出的日本专利申请第2016－103352号和2016年12月7日提出的日本专利申请第2016－237723号主张优先权，这里通过参照而引用其记载内容。

技术领域

本发明涉及在基板之上层叠氮化镓(以下称作GaN)、氮化铝镓(以下称作AlGaN)等、具备由第1GaN类半导体层和第2GaN类半导体层形成的异质结构造的半导体装置。

背景技术

以往，在非专利文献1中，作为具备异质结构造的横型的开关器件，提出了4端子构造的HEMT(High electron mobility transistor：高电子迁移率晶体管)。

在该开关器件中，通过在蓝宝石等基板之上层叠i－GaN层和i－AlGaN层而构成异质结构造。以将i－AlGaN层贯通而到达i－GaN层的方式，形成有MOS构造的栅极电极(以下称作MOS栅极电极)，在i－AlGaN层的表面上的夹着MOS栅极电极的两侧形成有源极电极和漏极电极。此外，在MOS栅极电极与漏极电极之间，在i－AlGaN层的表面形成有i－GaN层和p－GaN层的层叠构造，进而在p－GaN层的表面形成有结型栅极电极(以下称作JG电极)。形成在i－AlGaN层上的i－GaN层及p－GaN层比JG电极更向漏极电极方向伸出而形成到漏极电极附近。

这样，通过在源极电极与漏极电极之间配置JG电极和MOS栅极电极而做成4端子构造的开关器件。

现有技术文献

非专利文献

非专利文献1：河合弘治、共同研究者中岛昭、“GaN功率器件－通过新技术实现低成本化”、NE电子技术研讨会“GaN功率器件”，2011年11月8日、化学会馆(河合弘治、共同研究者中島昭、「GaNパワーデバイス－新技術により低コスト化を目指す－」、NEエレクトロニクスセミナー“GaNパワーデバイス”2011年11月8日、化学会館)

发明概要

但是，在上述那样的构造的半导体装置中，在JG电极与漏极电极之间形成的寄生电容、更详细地讲通过偏振结(Polarization Junction)构成的寄生电容较大。因此，开关器件截止时向寄生电容充电会花费时间，使在JG电极侧构成的JFET截止变慢，有不利于高速开关的问题。

此外，在构成4端子构造的开关器件的情况下，可以考虑将JG电极与源极电极用键合线电连接从而使它们成为相同电位，但如果做成这样的连接形态，则JG电极与源极电极之间的阻抗变大，不利于高速开关。

发明内容

本发明鉴于上述问题，目的在于提供具有实现高速开关的开关器件的具备结型构造的半导体装置。