[发明专利]用于对微控制器内的数据传输进行编程的系统和方法有效
申请号: | 201780025797.2 | 申请日: | 2017-02-28 |
公开(公告)号: | CN109074336B | 公开(公告)日: | 2022-12-09 |
发明(设计)人: | 戴尔·斯巴林 | 申请(专利权)人: | 瑞萨电子美国有限公司 |
主分类号: | G06F13/28 | 分类号: | G06F13/28 |
代理公司: | 北京律诚同业知识产权代理有限公司 11006 | 代理人: | 徐金国;吴启超 |
地址: | 美国加利*** | 国省代码: | 暂无信息 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 用于 控制器 数据传输 进行 编程 系统 方法 | ||
1.一种在微控制器(MCU)中实现的方法,所述MCU包括闪存存储器、中央处理单元(CPU)和直接存储器访问控制器(DMAC),所述方法包括:
所述CPU调用存储在所述闪存存储器中的激活函数,其中在调用所述激活函数时,将第一参数传递给所述激活函数,其中基于所述第一参数识别存储在闪存存储器中的第一数据结构,其中所述第一数据结构包括第一DMAC控制值;
响应于所述CPU执行所述激活函数的指令,所述CPU读出所述第一DMAC控制值;
响应于所述CPU执行所述激活函数的指令,所述CPU将所述第一DMAC控制值写入所述DMAC的相应控制寄存器。
2.如权利要求1所述的方法,所述方法进一步包括:
所述CPU第二次调用所述激活函数,其中在第二次调用所述激活函数时,将第二参数传递给所述激活函数,其中基于所述第二参数识别存储在闪存存储器中的第二数据结构,其中所述第二数据结构包括第二DMAC控制值;
响应于第二次调用所述激活函数,所述CPU读出所述第二DMAC控制值;
所述CPU使用所述第二DMAC控制值覆盖所述第一DMAC控制值。
3.如权利要求1所述的方法,其中所述MCU包括第一外围设备,并且其中所述第一数据结构包括第一外围设备控制值,其中所述方法进一步包括:
响应于所述CPU执行所述激活函数的指令,所述CPU读出所述第一外围设备控制值;
响应于所述CPU执行所述激活函数的指令,所述CPU将所述第一外围设备控制值写入所述第一外围设备的相应控制寄存器。
4.如权利要求3所述的方法,其中所述第一外围设备包括中断控制单元。
5.如权利要求4所述的方法,其中所述第一数据结构包括用于第一中断服务例程的第一地址,并且其中所述方法进一步包括响应于所述CPU执行所述激活函数的指令,所述CPU将所述第一地址写入向量中断表的条目。
6.如权利要求3所述的方法,其中所述第一外围设备包括事件链接控制器。
7.如权利要求1所述的方法,所述方法进一步包括:
在将所述第一DMAC控制值写入所述DMAC的相应控制寄存器之后,所述DMAC读出第一数据;
在将所述第一DMAC控制值写入所述DMAC的相应控制寄存器之后,所述DMAC将所述第一数据写入第一缓冲区。
8.微控制器(MCU)中的闪存存储器,所述闪存存储器包括可由所述MCU的中央处理器单元(CPU)执行的指令,其中响应于执行所述指令,所述CPU实现方法,所述方法包括:
所述CPU调用存储在所述MCU的闪存存储器中的激活函数,其中在调用所述激活函数时,将第一参数传递给所述激活函数,其中基于所述第一参数识别存储在所述闪存存储器中的第一数据结构,其中所述第一数据结构包括用于控制所述MCU的DMAC的第一直接存储器访问控制器(DMAC)控制值;
响应于所述CPU执行所述激活函数的指令,所述CPU读出所述第一DMAC控制值;
响应于所述CPU执行所述激活函数的指令,所述CPU将所述第一DMAC控制值写入所述DMAC的相应控制寄存器。
9.如权利要求8所述的闪存存储器,其中所述方法进一步包括:
第二次调用所述激活函数,其中在第二次调用所述激活函数时,将第二参数传递给所述激活函数,其中基于所述第二参数识别存储在所述闪存存储器中的第二数据结构,其中所述第二数据结构包括第二DMAC控制值;
响应于第二次调用所述激活函数,所述CPU读出所述第二DMAC控制值;
所述CPU使用所述第二DMAC控制值覆盖所述第一DMAC控制值。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于瑞萨电子美国有限公司,未经瑞萨电子美国有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201780025797.2/1.html,转载请声明来源钻瓜专利网。