[发明专利]V1和更高层可编程ECO标准单元

说明书

在本公开的一方面，提供了用于降低在芯片设计中使用ECO标准单元库的成本的装置。这一装置是包括若干区域(102、104、106和108)的MOS器件。该MOS器件包括在该器件的第一区域(102)中的第一pMOS晶体管(192)和第一nMOS晶体管(194)，这些晶体管中的每一者具有鳍。第一pMOS晶体管的pMOS晶体管栅极和第一nMOS晶体管的nMOS晶体管栅极由跨该器件在第一方向上延伸的栅极互连(112)形成。该MOS器件包括在该器件的毗邻于第一区域的第二区域(104)中的若干未利用的pMOS和nMOS晶体管。第一区域中的pMOS和nMOS晶体管的鳍与第二区域中的未利用的pMOS和nMOS晶体管的鳍断开连接。

相关申请的交叉引用

本申请要求于2016年4月19日提交的题为“V1AND HIGHER LAYERS PROGRAMMABLEECO STANDARD CELLS(V1和更高层可编程ECO标准单元)”的美国专利申请No.15/133,143的权益，其通过援引全部明确纳入于此。

背景

领域

本公开一般涉及半导体设计，尤其涉及工程变更命令(ECO)标准单元库架构。

背景技术

在芯片设计中，ECO是在网表已经由自动工具处理之后将逻辑变更直接插入到网表中的过程。通常在制作芯片掩模之前完成ECO，以通过避免需要完整ASIC逻辑合成、技术映射、摆放、路由、布局提取和时序验证来节省时间。标准单元是可以用数字逻辑来实现的集成电路。专用集成电路(ASIC)(诸如片上系统(SoC)器件)可包含数千至数百万的标准单元。ECO标准单元是为后续ECO设计的标准单元。

传统地，ECO标准单元通过保持固定的基层(例如，通孔零(V0)层以下的层，诸如与前端制程(FEOL)和中部制程(MEOL)相关联的层)来设计。V0和M1层可基于ECO而改变，因为那些层在传统ECO标准单元库中是可编程的。V0和M1层可在14nm制造工艺中贡献三个掩模，而在10nm制造工艺中贡献六个掩模。因此，在芯片设计中使用传统ECO标准单元库可能因与改变V0和M1层的掩模相关联的成本故而是昂贵的。

概述

以下给出一个或多个方面的简要概述以提供对这些方面的基本理解。此概述不是所有构想到的方面的详尽综览，并且既非旨在标识出所有方面的关键性或决定性要素亦非试图界定任何或所有方面的范围。其唯一的目的是以简化形式给出一个或多个方面的一些概念以作为稍后给出的更详细描述之序言。

在高级技术节点中金属一(M1)层可能不被用于顶层路由(例如，单元间路由)，因为使摆放和路由工具处置M1层设计规则可能过于复杂。V0和M1层可基于ECO而改变，因为那些层在传统ECO标准单元库中是可编程的。V0和M1层可在14nm制造工艺中贡献三个掩模，而在10nm制造工艺中贡献六个掩模。因此，在芯片设计中使用传统ECO标准单元库可能因与改变V0和M1层的掩模相关联的成本故而是昂贵的。

在本公开的一方面，提供了用于降低在芯片设计中使用ECO标准单元库的成本的装置。这一装置可以是包括若干区域的金属氧化物半导体(MOS)器件。该MOS器件可包括在该器件的第一区域中的若干p型MOS(pMOS)晶体管和若干n型MOS(nMOS)晶体管。这些pMOS晶体管和nMOS晶体管中的每一者具有鳍。这些pMOS晶体管可以包括具有pMOS晶体管栅极、pMOS晶体管源极和pMOS晶体管漏极的pMOS晶体管。这些nMOS晶体管可以包括具有nMOS晶体管栅极、nMOS晶体管源极和nMOS晶体管漏极的nMOS晶体管。pMOS晶体管栅极和nMOS晶体管栅极可由跨该器件在第一方向上延伸的栅极互连形成。

该MOS器件可包括在该器件的第二区域中的若干未利用的pMOS晶体管和若干未利用的nMOS晶体管。第二区域可以毗邻于第一区域。这些未利用的pMOS晶体管和未利用的nMOS晶体管中的每一者具有鳍。第一区域中的pMOS晶体管和nMOS晶体管的鳍可与第二区域中的未利用的pMOS晶体管和未利用的nMOS晶体管的鳍断开连接。