[发明专利]集成电路装置有效
申请号: | 201780021537.8 | 申请日: | 2017-08-24 |
公开(公告)号: | CN109074338B | 公开(公告)日: | 2021-11-09 |
发明(设计)人: | 赤羽正志 | 申请(专利权)人: | 富士电机株式会社 |
主分类号: | G06F13/38 | 分类号: | G06F13/38 |
代理公司: | 北京铭硕知识产权代理有限公司 11286 | 代理人: | 周春燕;金玉兰 |
地址: | 日本神奈*** | 国省代码: | 暂无信息 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 集成电路 装置 | ||
1.一种集成电路装置,其特征在于,具备:
电路装置主体,其执行预定的处理功能;
复位电路,其在电源接通时执行复位工作;
通信控制电路,其与外部的控制装置之间进行数据通信;以及
工作模式确定电路,其在由所述复位电路进行的复位工作解除后,基于向预定的输入端子输入的信号将所述电路装置主体的工作模式择一地确定为执行所述处理功能的通常模式或设定所述处理功能的执行条件的调试模式,
所述工作模式确定电路保持在所述复位工作解除后与内部时钟的变化同步地被输入到所述预定的输入端子的信号,并基于该保持的信号将所述工作模式确定为所述通常模式或所述调试模式,
所述集成电路装置构成为在所述工作模式确定后,能够通过所述预定的输入端子接收用于所述数据通信的通信信号。
2.根据权利要求1所述的集成电路装置,其特征在于,
所述复位电路在电源接通时以及所述电路装置主体的基于所述调试模式进行的调试处理后输出复位信号来初始化所述工作模式确定电路。
3.根据权利要求1所述的集成电路装置,其特征在于,
在接收到向所述预定的输入端子输入的信号时,所述工作模式与所述内部时钟的变化同步地被确定,进而此后从所述控制装置提供的通信时钟被输入于所述预定的输入端子。
4.根据权利要求3所述的集成电路装置,其特征在于,
所述工作模式确定电路在复位工作的解除后,根据作为所述通信时钟的接收端子的电压电平而得到的逻辑状态来生成确定所述电路装置主体的工作模式的工作模式输出值。
5.根据权利要求1所述的集成电路装置,其特征在于,
所述工作模式确定电路具备:
复位型触发器电路,其具备在复位工作的解除后与所述内部时钟同步地工作而被设置提供到输入端子的所述一个通信信号的逻辑状态的触发器,所述复位型触发器电路将该触发器的逻辑输出代替所述一个通信信号而反馈给所述输入端子;
预置型触发器电路,其具备与构成该复位型触发器电路的触发器相比以更多级数设置的初级的触发器以及次级的触发器,所述初级的触发器在复位工作的解除后与所述内部时钟信号同步地工作而被预置为低电平,所述次级的触发器与所述内部时钟信号同步地工作而被设置其前级的触发器的逻辑输出;以及
或电路,其将该预置型触发器电路的逻辑输出或者所述复位型触发器电路的逻辑输出作为确定所述电路装置主体的工作模式的工作模式输出值而进行输出。
6.根据权利要求3所述的集成电路装置,其特征在于,
所述工作模式确定电路在所述电路装置主体的通常模式不伴有与所述控制装置之间的数据通信的情况下,将所述通信时钟的接收端子固定于低电平而设定通常模式,且在所述调试模式的设定时将所述通信时钟的接收端子固定于高电平。
7.根据权利要求1所述的集成电路装置,其特征在于,
所述电路装置主体在被设定为所述调试模式时,按照通过与所述控制装置之间的数据通信而得到的信息来设定该电路装置主体的在所述通常模式下的处理功能的执行条件。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于富士电机株式会社,未经富士电机株式会社许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201780021537.8/1.html,转载请声明来源钻瓜专利网。
- 上一篇:经由连接器的并行通信
- 下一篇:用于线复用UART流控制的数字信令方案